晶体振荡器及其启动方法
    1.
    发明公开

    公开(公告)号:CN117439545A

    公开(公告)日:2024-01-23

    申请号:CN202310825680.X

    申请日:2023-07-06

    IPC分类号: H03B5/32 H03L7/099

    摘要: 本发明提供了晶体振荡器XO及其启动方法。其中所述XO包括:XO核心电路,用于生成XO信号;辅助振荡器,用于生成辅助信号;和电路包括电阻电路的频率检测电路,用于根据与辅助信号相关的驱动信号以及所述电阻电路的第一阻抗来产生检测电压;其中:在所述XO的第一阶段,使用所述XO信号作为参考信号来校准所述辅助振荡器,并通过控制所述第一阻抗来校准所述电阻电路,以使所述检测电压接近参考电压;和在所述XO的第二阶段,校准所述辅助振荡器,以使所述驱动信号的频率为使所述检测电压接近所述参考电压的驱动频率,并将具有所述驱动频率的所述驱动信号注入到所述XO核心电路以加速所述XO核心电路的启动。

    电荷泵和锁相环
    2.
    发明授权

    公开(公告)号:CN110011532B

    公开(公告)日:2020-11-06

    申请号:CN201811571348.0

    申请日:2018-12-21

    IPC分类号: H02M3/07 H03L7/085

    摘要: 本发明实施例提供一种电荷泵和锁相环,该电荷泵包括:上拉电路,用于选择性的给所述电荷泵的输出端提供电荷,其中,所述上拉电路包括:第一晶体管;第一电容器,与所述第一晶体管的一个电极耦接;以及开关电容电路,耦接在供电电压和所述第一晶体管的另一个电极之间,用于提升所述第一晶体管的另一个电极的电压,以经由所述第一晶体管对所述第一电容器充电,在所述充电之后所述第一电容器和所述电荷泵的输出端处于电荷分配操作中。使用本发明技术方案,可以使得电荷泵的输出端的电压具有较大范围。

    相位频率侦测器以及相位频率侦测方法

    公开(公告)号:CN103647551B

    公开(公告)日:2017-03-22

    申请号:CN201310571012.5

    申请日:2011-10-27

    IPC分类号: H03L7/18

    摘要: 本发明提供一种相位频率侦测器以及相位频率侦测方法,其中该相位频率侦测器用于控制一电荷泵,该相位频率侦测器包括:一核心电路,用以依据一参考时钟信号以及一输入时钟信号间的一相位/频率差异来输出一第一相位信号以及一第二相位信号;以及一时序电路,耦接于该核心电路,用以依据该第一相位信号以及该第二相位信号来产生一第一控制信号以及一第二控制信号,用以控制该电荷泵;其中当该参考时钟信号以及该输入时钟信号具有相同相位时,该第一控制信号以及该第二控制信号之中仅有一个信号表示为启动运作。本发明能够减少相位锁定状态下的电流数量并使相位锁定系统达到较佳的噪声效能。

    占空比校正装置及相关方法

    公开(公告)号:CN103051337B

    公开(公告)日:2016-06-22

    申请号:CN201210394769.7

    申请日:2012-10-17

    IPC分类号: H03L7/18

    摘要: 本发明提供一种占空比校正装置及相关方法,包括输入校正电路、延迟链、第一比较器,以及第二比较器。输入校正电路根据第一控制信号校正输入时钟信号,以产生输入校正时钟信号。延迟链包括串联耦接的多个延迟单元,并用以延迟输入校正时钟信号,产生第一延迟时钟信号和第二延迟时钟信号,其中这些延迟单元中的至少两个分别具有可调延迟时间,而可调延迟时间根据第二控制信号来控制。第一比较器比较输入校正时钟信号与第一延迟时钟信号,以产生第一控制信号。第二比较器比较输入校正时钟信号与第二延迟时钟信号,以产生第二控制信号。本发明可以校正输入时钟信号中的占空比误差。

    补偿装置和基于电感的装置

    公开(公告)号:CN105553473A

    公开(公告)日:2016-05-04

    申请号:CN201510683522.0

    申请日:2015-10-20

    IPC分类号: H03L7/099

    CPC分类号: H03L7/099 H03L1/022

    摘要: 本发明提供一种补偿装置和基于电感的装置。该补偿装置包括主电路和补偿电路。主电路用于提供第一电压、第二电压和流经第一电感的第一电流。主电路包括第一电感和用于生成输入信号的功能电路。第一电感耦接在具有第一电压的第一端和具有第二电压的第二端之间。补偿电路包括第二电感和电流源电路。第二电感耦接在具有第三电压的第三端和具有第四电压的第四端之间。电流源电路用于输出流经第二电感的第二电流。电流源电路调整输入信号的频率。主电路和补偿电路经由第一电感和第二电感耦接。本发明的补偿装置和基于电感的装置能够调整功能电路的温度系统以及功能电路生成的输入信号的频率。

    相位频率检测器
    6.
    发明公开

    公开(公告)号:CN105245223A

    公开(公告)日:2016-01-13

    申请号:CN201510682827.X

    申请日:2013-01-31

    发明人: 薛育理 詹景宏

    IPC分类号: H03L7/085

    摘要: 本发明提供一种相位频率检测器,包含至少一个第一触发器及至少一个第二触发器,用以分别提供因应第一时钟信号的上升及第二时钟信号的下降信号;第一及第二延迟元件,耦接于该至少一个第一及第二触发器,其中该第一延迟元件提供多个延迟的上升脉冲,该第二延迟元件提供多个延迟的下降脉冲;第一及第二门,用以分别接收该多个延迟的上升及下降脉冲,并输出至其他电路以提供增加的增益。本发明提供具有良好性能的减少锁定时间的解决方案,对于相位锁定回路,通过采用一个或多个触发器、延迟元件及先进的电路技术的各种电路设置,藉由增加相位频率检测器及充电泵增益来为锁相环电路提供满意的性能且无需大量的封装面积。

    电荷泵、相位频率侦测器以及电荷泵方法

    公开(公告)号:CN102480291A

    公开(公告)日:2012-05-30

    申请号:CN201110331129.7

    申请日:2011-10-27

    IPC分类号: H03L7/087 H03L7/06

    摘要: 本发明提供一种电荷泵、相位频率侦测器以及电荷泵方法,该电荷泵设置于一相位锁定系统中。该电荷泵包含有一注入元件、一汲出元件以及一偏移元件。该注入元件用以选择性地依据一第一控制信号来对该电荷泵的一输出端注入一第一电流。该汲出元件用以选择性地依据一第二控制信号来对该电荷泵的该输出端汲出一第二电流。该偏移元件用以选择性地依据一第三控制信号来经由该电荷泵的该输出端导通一偏移电流,其中当该相位锁定系统处于一锁定状态时,该注入元件以及该汲出元件其中之一系为关闭状态。本发明能够减少相位锁定状态下的电流数量并使相位锁定系统达到较佳的噪声效能。

    小数-N锁相环及其电荷泵控制方法

    公开(公告)号:CN114389599A

    公开(公告)日:2022-04-22

    申请号:CN202111211185.7

    申请日:2021-10-18

    发明人: 黄柏钧 薛育理

    IPC分类号: H03L7/089 H03L7/18

    摘要: 提供了一种小数‑N锁相环PLL及其电荷泵的控制方法。小数‑N PLL包括第一电流源、第一相位频率检测器PFD、第二电流源、第二PFD和分频时钟控制器。第一电流源提供第一电流。第一PFD根据第一分频时钟产生第一检测信号,以控制第一电流源,其中第一分频时钟根据具有振荡周期的振荡时钟产生。第二电流源提供第二电流。第二PFD根据第二分频时钟产生第二检测信号,以控制第二电流源。分频控制器基于相对于第一分频时钟的可变延迟来控制第二分频时钟,其中可变延迟是振荡周期的整数倍。使用该方法,可以降低相位噪声。

    晶体振荡器与其相位噪声抑制方法

    公开(公告)号:CN114124041A

    公开(公告)日:2022-03-01

    申请号:CN202110991670.4

    申请日:2021-08-26

    IPC分类号: H03K3/013

    摘要: 本发明提供了一种晶体振荡器及其抑制相位噪声的方法。晶体振荡器可以包括晶体振荡核心电路、耦合到晶体振荡核心电路输出端的偏置电路、耦合到晶体振荡核心电路输出端的脉冲波缓冲器、以及耦合到晶体振荡核心电路输出端的相位噪声抑制电路。晶体振荡器核心电路可以产生正弦波。偏置电路可以提供所述正弦波的偏置电压。脉波缓冲器可根据正弦波产生脉冲波。相位噪声抑制电路可以产生包含至少一个重置脉冲的重置信号用于重置偏置电压。此外,在不将至少一个重置脉冲校准到正弦波的零交叉点的情况下,产生一重置信号。

    时钟缓冲器
    10.
    发明公开
    时钟缓冲器 审中-实审

    公开(公告)号:CN111010165A

    公开(公告)日:2020-04-14

    申请号:CN201910886694.6

    申请日:2019-09-19

    发明人: 陈建玮 薛育理

    摘要: 本发明提供一种时钟缓冲器,包括:第一电路,用于接收输入时钟信号以产生第一时钟信号;第二电路,用于接收所述输入时钟信号以产生第二时钟信号;和边沿收集器,耦合到所述第一电路和所述第二电路,用于通过使用所述第一时钟信号的下降沿和所述第二时钟信号的上升沿产生输出时钟信号。实施本发明实施例能够以较低的功耗产生具有更好边沿(即较小的漂移和相位噪声)的输出时钟信号。