用于具有降低的静态电流的电压参考的双温度微调

    公开(公告)号:CN115705067A

    公开(公告)日:2023-02-17

    申请号:CN202210931924.8

    申请日:2022-08-04

    Abstract: 本申请公开了用于具有降低的静态电流的电压参考的双温度微调。在微调电压参考电路的示例方法中,该方法包括:将电路设置(610)为第一温度;微调(645)电路的差分放大器级的第一电阻器(RDEGEN);以及微调(645)电路的比例放大器级的第一电阻器(R1)。微调使流过差分放大器级和比例放大器级的电流均衡。该方法包括:微调比例放大器级的第二电阻器(R2)以在第一温度下将电路的输出电压设置(650)为目标电压;将电路设置(670)为第二温度;以及微调差分放大器级的第二电阻器(RPTAT)、比例放大器级的第三电阻器(R1PTAT)和比例放大器级的第四电阻器(R2PTAT),以在第二温度下将电路的输出电压设置(680)为目标电压。

    用于具有改进的瞬态响应的低备用电流DC‑DC电源控制器的方法和设备

    公开(公告)号:CN106936307A

    公开(公告)日:2017-07-07

    申请号:CN201611187015.9

    申请日:2016-12-21

    Abstract: 本申请公开用于具有低备用电流及快速瞬态响应的DC‑DC电源控制器的方法和设备。在示例布置(500,图5)中,设备包含输出直流输出电压的电压转换器(530),所述电压转换器经配置以响应于使能控制信号而增大所述输出电压;至少一个反馈比较器(522),其经配置以输出第一控制信号,所述反馈比较器响应于时钟信号输入(Cs)处的边缘而为活动的;用于输出第一时钟信号(Cs)的可调式频率振荡器(512);及快速瞬态检测电路(516),其经配置以在检测到所述输出电压中大于电压阈值的快速变化时异步输出第二信号(Cs2);在所述第一时钟信号有效或所述第二信号有效且所述输出电压小于参考电压时,所述电压转换器(530)接收所述使能控制信号。本申请公开附加的设备和方法。

    阈值跟踪上电复位电路
    4.
    发明公开

    公开(公告)号:CN114868338A

    公开(公告)日:2022-08-05

    申请号:CN202080086007.3

    申请日:2020-12-14

    Inventor: D·考尔 R·乔汉

    Abstract: 一种上电复位(POR)电路(800)包括NFET分支(302)和PFET分支(306)。NFET分支(302)包括:具有第一阈值电压(Vthn)的n沟道场效应晶体管(NFET)(310、312);以及耦合在电源端子(VDD)与NFET(310、312)之间的第一静态偏置电流源(304)。PFET分支(306)包括:具有第二阈值电压(Vthp)的p沟道场效应晶体管(PFET)(316、318);以及耦合在接地端子与PFET(316、318)之间的第二静态偏置电流源(308)。POR电路(800)被配置为基于第一阈值电压(Vthn)或第二阈值电压(Vthp)中的较大者和电压裕度(Vmargin)在输出端子(816、818、820)处提供POR信号。输出端子(816)耦合在PFET分支(306)与第二静态偏置电流源(308)之间。

    减小输入/输出(IO)驱动器的应力的方案

    公开(公告)号:CN104518777A

    公开(公告)日:2015-04-15

    申请号:CN201410524250.5

    申请日:2014-10-08

    CPC classification number: H01L27/0248 H01L27/0251 H03K19/018592

    Abstract: 本发明涉及减小输入/输出(IO)驱动器的应力的方案,提供一种输入/输出(IO)电路,其减小驱动器上的应力而不使用附加基准电压。所述IO电路在接收模式接收过冲电压和下冲电压。所述IO电路包括驱动器电路。所述驱动器电路包括耦合到PMOS晶体管的NMOS晶体管。焊盘耦合到所述驱动器电路。PMOS保护电路耦合到所述驱动器电路和所述焊盘。NMOS保护电路耦合到所述驱动器电路和所述焊盘。NMOS保护电路经配置以在接收模式期间仅在所述焊盘处接收到过冲电压的持续时间上被激活,并且PMOS保护电路经配置以在接收模式期间仅在所述焊盘处接收到下冲电压的持续时间上被激活。

    上电复位电路
    6.
    发明授权

    公开(公告)号:CN112673572B

    公开(公告)日:2025-04-04

    申请号:CN201980059312.0

    申请日:2019-07-17

    Abstract: 在电路(100)中,输入级(110)包括第一晶体管器件(114),该第一晶体管器件(114)被配置为响应于第一偏置电流(118)通过超过第一晶体管器件(114)的第一阈值电压而激活第一晶体管器件(114)来生成第一输出信号(116)。补偿级(130)包括与第三晶体管器件(138)耦合的第二晶体管器件(134)。响应于第一输出信号(116)超过第二晶体管器件(134)的第二阈值电压而激活第二晶体管器件(134)。响应于第二晶体管器件(134)的激活和第二偏置电流(140),激活第三晶体管器件(138)。补偿级(130)被配置为响应于第三晶体管器件(138)的激活而生成第二输出信号(150)。输出级(160)被配置为响应于第二输出信号(150)超过第三阈值电压而生成复位信号(164)。

    上电复位电路
    7.
    发明公开

    公开(公告)号:CN112673572A

    公开(公告)日:2021-04-16

    申请号:CN201980059312.0

    申请日:2019-07-17

    Abstract: 在电路(100)中,输入级(110)包括第一晶体管器件(114),该第一晶体管器件(114)被配置为响应于第一偏置电流(118)通过超过第一晶体管器件(114)的第一阈值电压而激活第一晶体管器件(114)来生成第一输出信号(116)。补偿级(130)包括与第三晶体管器件(138)耦合的第二晶体管器件(134)。响应于第一输出信号(116)超过第二晶体管器件(134)的第二阈值电压而激活第二晶体管器件(134)。响应于第二晶体管器件(134)的激活和第二偏置电流(140),激活第三晶体管器件(138)。补偿级(130)被配置为响应于第三晶体管器件(138)的激活而生成第二输出信号(150)。输出级(160)被配置为响应于第二输出信号(150)超过第三阈值电压而生成复位信号(164)。

    减小输入/输出(IO)驱动器的应力的方案

    公开(公告)号:CN104518777B

    公开(公告)日:2019-05-03

    申请号:CN201410524250.5

    申请日:2014-10-08

    Abstract: 本发明涉及减小输入/输出(IO)驱动器的应力的方案,提供一种输入/输出(IO)电路,其减小驱动器上的应力而不使用附加基准电压。所述IO电路在接收模式接收过冲电压和下冲电压。所述IO电路包括驱动器电路。所述驱动器电路包括耦合到PMOS晶体管的NMOS晶体管。焊盘耦合到所述驱动器电路。PMOS保护电路耦合到所述驱动器电路和所述焊盘。NMOS保护电路耦合到所述驱动器电路和所述焊盘。NMOS保护电路经配置以在接收模式期间仅在所述焊盘处接收到过冲电压的持续时间上被激活,并且PMOS保护电路经配置以在接收模式期间仅在所述焊盘处接收到下冲电压的持续时间上被激活。

    超低功率减少耦合的钟控比较器

    公开(公告)号:CN106803753A

    公开(公告)日:2017-06-06

    申请号:CN201611048499.9

    申请日:2016-11-24

    CPC classification number: H03K5/249

    Abstract: 本申请公开一种超低功率减少耦合的钟控比较器。一种比较器电路(100)包括在预充电阶段期间可操作以接收电压的第一节点(116)和在预充电阶段期间可操作以接收电压的第二节点(122)。该比较器电路还包括第一可选择电流路径和第二可选择电流路径,所述第一可选择电流路径包括第一输入晶体管(MN15)和第一可编程电阻器(RT1),所述第一可选择电流路径耦合到第一节点并用于选择性地使第一节点放电,所述第二可选择电流路径包括第二输入晶体管(MN51)和第二可编程电阻器(RT2),所述第二可选择电流路径耦合到第二节点并用于选择性地使第二节点放电,并且与第一可选择电流路径互补操作。该比较器电路还包括用于响应于第一输入晶体管和第二输入晶体管之间的偏移而调节第一可编程电阻器和第二可编程电阻器的电阻的电路(125)。

Patent Agency Ranking