模数转换器校准方法及模数转换器

    公开(公告)号:CN116938245A

    公开(公告)日:2023-10-24

    申请号:CN202311198948.8

    申请日:2023-09-18

    IPC分类号: H03M1/10 H03M1/46

    摘要: 本发明提供一种模数转换器校准方法及模数转换器,包括:分别测量比较器的正向输入端以及反向输入端的第一误差电压以及第二误差电压,基于第一误差电压及第二误差电压做差计算得到所述模数转换器的电容阵列误差电压以及所述电容阵列误差电压的极性,向所述比较器相反极性的输入端提供与所述电容阵列误差电压大小相等的校准电压,进而校准所述模数转换器的电压误差。本发明通过了将比较器的两输入端的电容器做分别切换,进而将各边位电容的误差均统计在单边误差电压中,再直接基于两边的误差电压做差进而消除掉共同的比较器失调电压,从而实现了模数转换器的校准。

    用于薄膜晶体管的ESD防护器件结构及制备方法

    公开(公告)号:CN114582859B

    公开(公告)日:2022-07-05

    申请号:CN202210477980.9

    申请日:2022-05-05

    IPC分类号: H01L27/02 H01L27/12 H01L21/84

    摘要: 本发明提供一种用于薄膜晶体管的ESD防护器件结构及制备方法,提供自下而上依次叠置衬底、第一绝缘层、中间层、第二绝缘层及器件层的基底,并在衬底中形成与第一绝缘层相接触的第一导电类型层及第二导电类型层,从而通过第一导电类型层及第二导电类型层将ESD防护二极管制备于衬底,以在衬底中形成一个PN结,该PN结可对后续工艺中在器件层中制备的薄膜晶体管电路进行ESD防护,且由于薄膜晶体管基本属于低温工艺,因此后续薄膜晶体管的制备工艺不会对衬底中的PN结造成性能退化,进一步的,在ESD发生时,中间层还可屏蔽PN结泄放电流对薄膜晶体管的影响,从而可有效解决薄膜晶体管的ESD防护器件结构的耐压问题。

    频率峰值调谐电路及系统

    公开(公告)号:CN114124039A

    公开(公告)日:2022-03-01

    申请号:CN202210103904.1

    申请日:2022-01-28

    IPC分类号: H03J1/00 H04B10/291

    摘要: 本发明提供一种频率峰值调谐电路及系统,所述频率峰值调谐电路包括:峰化电感、峰化电容及调谐开关管;其中,所述峰化电感的第一端连接所述峰化电容的第一端并接入工作电压,所述峰化电感的第二端连接所述调谐开关管的第一连接端并作为调谐接入端;所述调谐开关管的第二连接端连接所述峰化电容的第二端,控制端接入调谐栅压。通过本发明提供的频率峰值调谐电路及系统,解决了现有电感峰化技术无法实现放大器频率峰值可调的问题。

    跨阻放大器及光接收模组

    公开(公告)号:CN113572434A

    公开(公告)日:2021-10-29

    申请号:CN202111118105.3

    申请日:2021-09-24

    IPC分类号: H03F1/42 H04B10/60

    摘要: 本发明提供一种跨阻放大器及光接收模组,包括:输入电感,放大模块及反馈模块;其中,所述输入电感的第一端作为所述跨阻放大器的光电流输入端,第二端连接所述放大模块的输入端;所述反馈模块的一端连接所述放大模块的输出端,另一端连接所述输入电感的第一端。本发明的跨阻放大器及光接收模组通过在跨阻放大器的输入端和放大器的输入端之间串联一个电感,用以补偿放大器的输入电容带来的带宽损失,使得总的输入等效节点电容减小,从而可以突破工艺限制,在电路层级拓展工艺本身器件(NMOS或PMOS)等的频率限制,提升光接收机带宽;同时避免了LC振铃问题。

    抑制失调电压的比较器及抑制比较器失调电压的方法

    公开(公告)号:CN112422106A

    公开(公告)日:2021-02-26

    申请号:CN202110094207.X

    申请日:2021-01-25

    IPC分类号: H03K3/011 H03K3/023

    摘要: 本发明提供一种抑制失调电压的比较器及抑制比较器失调电压的方法,包括:比较模块;差分运算模块,产生第一、第二失配信号;压控振荡模块,基于第一、第二失配信号产生第一、第二振荡信号;计数模块,对第一、第二振荡信号进行计数;数字控制模块,基于计数值产生控制信号;译码模块,对控制信号进行译码得到修调信号。比较模块的正相和反相输入端接收共模信号,输出第一、第二失配信号;分别对第一、第二失配信号进行量化;基于计数值产生控制信号以对比较模块的负载大小或输入管尺寸进行修调。本发明完全自动化,消耗面积小,占用时间少,且对比较器本身的带宽影响非常小;同时,由于本发明在芯片上电时执行,因此可追踪失调电压的漂移。

    焊盘结构及其制备方法和半导体器件

    公开(公告)号:CN113130427B

    公开(公告)日:2024-11-12

    申请号:CN201911406374.2

    申请日:2019-12-31

    摘要: 本发明提供一种焊盘结构及其制备方法和半导体器件,所述焊盘结构包括底部金属层,包括若干分离的导电区;中部金属层,形成于所述底部金属层上,所述中部金属层与所述底部金属层之间通过中间导电通孔连接;顶部金属层,形成于所述中部金属层上,所述中部金属层与所述顶部金属层之间通过顶部导电通孔连接;顶部绝缘层,设置于所述顶部金属层上,所述顶部绝缘层内开设有显露出所述顶部金属层的上表面的焊盘开口;其中,所述顶部金属层的面积大于所述中部金属层的面积,所述焊盘开口于所述中部金属层所在平面上的投影包围所述中部金属层。本发明的焊盘结构,可应用于高速芯片封装PAD结构,可以同时兼顾寄生效应和可靠性。

    高精度的薄膜电阻装置及其制备方法

    公开(公告)号:CN116053261B

    公开(公告)日:2023-06-20

    申请号:CN202310041671.1

    申请日:2023-01-28

    摘要: 本发明提供一种高精度的薄膜电阻装置及其制备方法,本发明通过在薄膜电阻下方设置隔离沟槽,利用隔离沟槽中设置的导热复合结构,使所述薄膜电阻与所述导热复合结构发生热交换,所述导热复合结构进一步通过其与散热孔形成导热接触将热量疏散,有效提高薄膜电阻周边环境的导热效率;通过设置散热孔及其内部设置有导热性良好的金属,薄膜电阻的周围提供额外的热耗散通道,使得薄膜电阻的工作温度保持在低温度漂移的环境下,还能够抑制大负载的持续时间内薄膜电阻的阻值漂移,从而减少薄膜电阻精度下降导致的转换电路精度以及分辨率下降。

    高精度的薄膜电阻装置及其制备方法

    公开(公告)号:CN116053261A

    公开(公告)日:2023-05-02

    申请号:CN202310041671.1

    申请日:2023-01-28

    摘要: 本发明提供一种高精度的薄膜电阻装置及其制备方法,本发明通过在薄膜电阻下方设置隔离沟槽,利用隔离沟槽中设置的导热复合结构,使所述薄膜电阻与所述导热复合结构发生热交换,所述导热复合结构进一步通过其与散热孔形成导热接触将热量疏散,有效提高薄膜电阻周边环境的导热效率;通过设置散热孔及其内部设置有导热性良好的金属,薄膜电阻的周围提供额外的热耗散通道,使得薄膜电阻的工作温度保持在低温度漂移的环境下,还能够抑制大负载的持续时间内薄膜电阻的阻值漂移,从而减少薄膜电阻精度下降导致的转换电路精度以及分辨率下降。

    晶圆键合质量检测方法及系统

    公开(公告)号:CN112951735B

    公开(公告)日:2022-11-08

    申请号:CN202110118313.7

    申请日:2021-01-28

    IPC分类号: H01L21/66 H01L21/67 G01R31/26

    摘要: 本发明提供了一种晶圆键合质量检测方法及系统,检测方法包括如下步骤:提供第一晶圆和第二晶圆,第一晶圆包括叠置的第一硅层和第一键合金属层,第二晶圆包括叠置的第二硅层和第二键合金属层,第一晶圆和第二晶圆通过第一键合金属层与第二键合金属层相互键合以形成测试结构;对测试结构进行电流电压测试,得到测试结构的电流电压测试曲线,并根据电流电压测试曲线表征测试结构的键合质量。本发明针对低温键合晶圆界面的质量评估需求,通过对测试结构进行电流电压测试,实现了对晶圆键合质量快速且无损的表征,揭示了键合界面的电学特性,对于三维单片集成工艺的开发具有重要意义。

    一种ESD防护结构及器件
    10.
    发明公开

    公开(公告)号:CN115206962A

    公开(公告)日:2022-10-18

    申请号:CN202211118654.5

    申请日:2022-09-15

    IPC分类号: H01L27/02

    摘要: 本发明提供一种ESD防护结构及器件至少包括:衬底;N阱,设置于衬底的上方;第一浅槽隔离区、第二浅槽隔离区及第三浅槽隔离区,依次横向排布于N阱的上方;第一PESD区,设置于N阱的上方;第二PESD区,设置于N阱的上方;第一N型重掺杂区与第一P型重掺杂区之间设置有间隔区域,且横向设置于第一PESD区的上方;第二N型重掺杂区与第二P型重掺杂区之间设置有间隔区域;第一N型重掺杂区与第二N型重掺杂区电连接;第一N型重掺杂区与第二P型重掺杂区电连接。电流路径更短,导通电阻更小,能够优化瞬态过充电压。实现SCR结构泄放路径的最小尺寸,不存在二极管的寄生电阻,提高SCR结构的ESD泄放能力。