公开(公告)号：CN103715245B

公开(公告)日：2017-06-06

申请号：CN201310329317.5

申请日：2013-07-31

Applicant: 富士通株式会社

Inventor： 石黑哲郎 ,  山田敦史 ,  中村哲一

IPC: H01L29/778 ,  H01L29/06 ,  H01L29/20

CPC classification number: H01L29/2003 ,  H01L29/155 ,  H01L29/205 ,  H01L29/66462 ,  H01L29/778 ,  H01L29/7787 ,  H01L2224/0603 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/4903 ,  H01L2924/181 ,  H01L2924/00012

Abstract: 本发明提供半导体装置，所述半导体装置包括：形成在衬底上的缓冲层；形成在缓冲层上的SLS(应变层超晶格)缓冲层；形成在SLS缓冲层上并且由半导体材料形成的电子渡越层；以及形成在电子渡越层上并且由半导体材料形成的电子供给层。此外，缓冲层由AlGaN形成并且包括具有不同Al组成比的两层或更多层，SLS缓冲层通过将包括AlN的第一晶格层和包括GaN的第二晶格层交替地层叠而形成，并且缓冲层中的各层中与SLS缓冲层接触的一层中的Al组成比大于或等于SLS缓冲层中的Al有效组成比。

公开(公告)号：CN103887309B

公开(公告)日：2016-11-30

申请号：CN201310559631.2

申请日：2013-11-12

Applicant: 富士通株式会社

Inventor： 山田敦史

IPC: H01L27/085 ,  H01L29/778 ,  H01L29/06 ,  H01L21/8252

Abstract: 本发明涉及一种半导体器件、一种用于制造半导体器件的方法、一种电源和一种高频放大器。本发明提供了一种半导体器件，所述半导体器件包括：第一晶体管，所述第一晶体管包括第一栅电极、第一源电极、第一漏电极和第一氮化物半导体叠层，所述第一氮化物半导体叠层包括第一电子渡越层和第一电子供给层；第二晶体管，所述第二晶体管包括第二栅电极、第二源电极、第二漏电极和第二氮化物半导体叠层，所述第二氮化物半导体叠层包括第二电子渡越层和第二电子供给层，所述第二漏电极为还用作所述第一源电极的公共电极，所述第二电子渡越层具有位于所述第二栅电极之下并包含p型掺杂剂的部分；以及p型掺杂剂扩散阻挡层。

公开(公告)号：CN103000683B

公开(公告)日：2016-06-15

申请号：CN201210262740.3

申请日：2012-07-26

Applicant: 富士通株式会社

Inventor： 山田敦史

IPC: H01L29/778 ,  H01L21/335 ,  H02M5/458 ,  H03F3/189

CPC classification number: H01L29/7787 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02488 ,  H01L21/02502 ,  H01L21/0254 ,  H01L29/2003 ,  H01L29/66462

Abstract: 本发明涉及化合物半导体器件及其制造方法。一种化合物半导体器件的实施方案，包括：Si衬底；形成于Si衬底表面之上的Si氧化物层；形成于Si氧化物层之上的成核层，成核层露出Si氧化物层的一部分；以及形成于Si氧化物层和成核层之上的化合物半导体堆叠结构。

公开(公告)号：CN103035696B

公开(公告)日：2015-09-16

申请号：CN201210264652.7

申请日：2012-07-27

Applicant: 富士通株式会社

Inventor： 宫岛丰生 ,  今西健治 ,  山田敦史 ,  中村哲一

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L29/045 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/7787

Abstract: 本发明公开了一种化合物半导体器件和用于制造化合物半导体器件的方法。在Si衬底上形成化合物半导体多层结构。化合物半导体多层结构包括电子传输层、形成在电子传输层上方的电子供给层、以及形成在电子供给层上方的覆盖层。覆盖层包含在与电子传输层和电子供给层相同的方向上自发极化的第一晶体和在与电子传输层和电子供给层的自发极化方向相反的方向上自发极化的第二晶体，以及覆盖层包含p型掺杂剂。

公开(公告)号：CN103715246A

公开(公告)日：2014-04-09

申请号：CN201310349467.2

申请日：2013-08-12

Applicant: 富士通株式会社

Inventor： 石黑哲郎 ,  山田敦史 ,  中村哲一

IPC: H01L29/778

Abstract: 本发明涉及半导体装置，其包括：衬底；形成在衬底上的缓冲层；形成在缓冲层上的应变层超晶格缓冲层；在应变层超晶格缓冲层上的由半导体材料形成的电子渡越层；以及在电子渡越层上的由半导体材料形成的电子供给层，该应变层超晶格缓冲层为包含AlN的第一晶格层和包含GaN的第二晶格层的交替堆叠体，该应变层超晶格缓冲层掺杂有选自Fe、Mg和C中的一种、两种或更多种杂质。

公开(公告)号：CN103715084A

公开(公告)日：2014-04-09

申请号：CN201310369745.0

申请日：2013-08-22

Applicant: 富士通株式会社 ,  富士通半导体股份有限公司

Inventor： 山田敦史 ,  温井健司

IPC: H01L21/331 ,  H01L29/778

CPC classification number: H01L29/66462 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/42372 ,  H01L29/66431 ,  H01L29/778 ,  H01L29/7787

Abstract: 本发明涉及制造半导体器件的方法和半导体器件。制造半导体器件的方法包括:在衬底上依次层叠并形成电子渡越层、电子供给层、蚀刻停止层以及p型膜，该p型膜由包含Al的掺杂有实现p型的杂质元素的氮化物半导体材料形成，该蚀刻停止层由包含GaN的材料形成;通过干法蚀刻来移除在除待形成栅电极的区域以外的区域中的p型膜，以在待形成栅电极的区域中形成p型层，在观察到干法蚀刻中的等离子体发射时进行干法蚀刻，在干法蚀刻开始之后且没有观察到源自Al的等离子体发射时停止干法蚀刻;以及在p型层上形成栅电极。

公开(公告)号：CN103035697A

公开(公告)日：2013-04-10

申请号：CN201210265575.7

申请日：2012-07-27

Applicant: 富士通株式会社

Inventor： 石黑哲郎 ,  山田敦史

IPC: H01L29/778 ,  H01L29/06 ,  H01L21/335

CPC classification number: H01L29/7787 ,  H01L29/1029 ,  H01L29/2003 ,  H01L29/66462

Abstract: 本发明涉及半导体器件及制造方法。所述半导体器件包括：形成在衬底上的第一半导体层，第一半导体层包含杂质元素；形成在第一半导体层上的第二半导体层；形成在第二半导体层上的第三半导体层；以及形成在第三半导体层上的栅电极、源电极和漏电极。在半导体器件中，第二半导体层包括杂质扩散区，包含在第一半导体层中的杂质元素扩散在杂质扩散区中，杂质扩散区位于栅电极正下方并且与第一半导体层接触，并且杂质元素使杂质扩散区成为p型杂质扩散区。

公开(公告)号：CN103035696A

公开(公告)日：2013-04-10

申请号：CN201210264652.7

申请日：2012-07-27

Applicant: 富士通株式会社

Inventor： 宫岛丰生 ,  今西健治 ,  山田敦史 ,  中村哲一

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L29/045 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/7787

Abstract: 本发明公开了一种化合物半导体器件和用于制造化合物半导体器件的方法。在Si衬底上形成化合物半导体多层结构。化合物半导体多层结构包括电子传输层、形成在电子传输层上方的电子供给层、以及形成在电子供给层上方的覆盖层。覆盖层包含在与电子传输层和电子供给层相同的方向上极化的第一晶体和在与电子传输层和电子供给层的极化方向相反的方向上极化的第二晶体。

公开(公告)号：CN102569378A

公开(公告)日：2012-07-11

申请号：CN201110402804.0

申请日：2011-12-02

Applicant: 富士通株式会社

Inventor： 清水早苗 ,  今西健治 ,  山田敦史 ,  宫岛豊生

IPC: H01L29/778 ,  H01L29/201 ,  H01L21/335

CPC classification number: H01L29/7787 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0254 ,  H01L29/2003 ,  H01L29/66462

Abstract: 一种化合物半导体器件及其制造方法，该器件包括：衬底；电子渡越层，形成在衬底的上方；电子供应层，形成在电子渡越层的上方；以及缓冲层，形成在衬底与电子渡越层之间且包括AlxGa1-xN(0≤x≤1)，其中，x值表示沿缓冲层的厚度方向的多个最大值和多个最小值，并且在缓冲层中具有1nm厚度的任何区域中x的变化为0.5或更小。本发明具有良好的结晶度。

公开(公告)号：CN102386221A

公开(公告)日：2012-03-21

申请号：CN201110180598.3

申请日：2011-06-24

Applicant: 富士通株式会社

Inventor： 山田敦史

IPC: H01L29/778 ,  H01L29/78 ,  H01L29/51 ,  H01L21/335

CPC classification number: H01L29/7787 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/495 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66462 ,  H02M2001/007

Abstract: 一种化合物半导体器件包括：衬底；化合物半导体层，形成在所述衬底上方；以及栅电极，形成在所述化合物半导体层上方，在所述化合物半导体层和所述栅电极之间设置有栅绝缘膜。所述栅绝缘膜包括具有反转自发极化的第一层，其自发极化的方向与所述化合物半导体层的自发极化相反。本发明通过相对简单的结构可实现常闭操作，而不会引起诸如表面电阻的增加、栅漏电流的增加、以及输出功率的减小等不便。