公开(公告)号：CN102163623A

公开(公告)日：2011-08-24

申请号：CN201110045393.4

申请日：2011-02-22

Applicant: 富士电机系统株式会社 ,  株式会社电装

Inventor： 百田圣自 ,  藤井岳志 ,  上岛聪 ,  浅井诚

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L29/41766 ,  H01L29/66348 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7813

Abstract: 本发明提供一种半导体元件及半导体元件的制造方法，其抑制寄生元件所产生的影响，并且能够防止导通电压增大。在n-型的漂移区域(1)的表面层设有p型的基极区域(2)。在半导体基板的表面上设有贯通基极区域(2)且到达漂移区域1的沟槽(3)。在沟槽(3)的内部隔着栅极绝缘膜(4)而设有栅电极(5)。在基极区域(2)的表面层选择性地设有第一凹部(6)。即，基极区域(2)的表面呈由第一凹部(6)和未设有第一凹部(6)的凸部构成的凹凸形状。第一凹部(6)与沟槽(3)相接。此外，与栅电极(5)的上端相比，第一凹部(6)的底面设置为距基板表面更深。源电极(8)与基极区域(2)的凸部相接，且埋入第一凹部(6)的内部。

公开(公告)号：CN101933141A

公开(公告)日：2010-12-29

申请号：CN200980103495.8

申请日：2009-01-28

Applicant: 富士电机系统株式会社 ,  株式会社电装

Inventor： 百田圣自 ,  阿部和 ,  椎木崇 ,  藤井岳志 ,  吉川功 ,  今川铁太郎 ,  小山雅纪 ,  浅井诚

IPC: H01L27/04 ,  H01L29/78

CPC classification number: H01L27/0629 ,  H01L27/0658 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7815 ,  H01L29/7827

Abstract: 本发明提供一种半导体装置。在主元件(24)的源电极(25)和电流检测元件(21)的电流感应电极(22)之间连接电流检测用的电阻。栅极绝缘膜(36)的绝缘耐压比反向偏压时可流过电流检测元件(21)的最大电流与上述电阻之积大。主元件(24)的p主体区域(32)的扩散深度比电流检测元件(21)的p主体区域(31)的扩散深度浅，主元件(24)的p主体区域(32)的端部的曲率比电流检测元件(21)的p主体区域(31)的端部的曲率小。因此，在外加反向偏压时，主元件(24)的p主体区域(32)的端部的电场变得比电流检测元件(21)的p主体区域(31)的端部的电场高，主元件(24)变得易于在电流检测元件(21)之前发生雪崩击穿。

公开(公告)号：CN102163552A

公开(公告)日：2011-08-24

申请号：CN201110045509.4

申请日：2011-02-22

Applicant: 富士电机系统株式会社

Inventor： 百田圣自

IPC: H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/0856 ,  H01L29/66727 ,  H01L29/66734

Abstract: 本发明提供一种半导体元件的制造方法，该制造方法能够消除寄生元件的影响并防止导通电压增大。在半导体基板的正面形成贯通基极区域而到达漂移区域(1)的沟槽(3)。接着，隔着栅极绝缘膜(4)在沟槽(3)的内部以未到达与基极区域(2)的表面相同的高度的方式将栅电极(5)埋入，而形成第二凹部。接着，以在第二凹部的内部埋入的方式形成层间绝缘膜(7)。接着，进行深腐蚀，仅在栅电极(5)的表面残留层间绝缘膜(7)。然而，通过蚀刻，将基极区域(2)的表面层除去，直至基极区域(2)的表面位于比栅电极(5)和层间绝缘膜(7)的界面低的位置，而形成第一凹部(6)。接着，在第一凹部(6)的内部埋入源电极(8)。

公开(公告)号：CN105023845A

公开(公告)日：2015-11-04

申请号：CN201510151867.1

申请日：2015-04-01

Applicant: 富士电机株式会社 ,  株式会社电装

Inventor： 百田圣自 ,  阿部和 ,  河野宪司 ,  田边广光

IPC: H01L21/336 ,  H01L21/28

CPC classification number: H01L29/0696 ,  G01R31/2601 ,  H01L22/14 ,  H01L22/30 ,  H01L24/48 ,  H01L24/49 ,  H01L24/85 ,  H01L29/0619 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66348 ,  H01L29/7397 ,  H01L2224/05624 ,  H01L2224/45015 ,  H01L2224/4813 ,  H01L2224/48139 ,  H01L2224/49113 ,  H01L2224/85399 ,  H01L2224/85801 ,  H01L2924/00014 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/00 ,  H01L2924/20753 ,  H01L2924/20754 ,  H01L2924/20755 ,  H01L2924/20756 ,  H01L2924/20757 ,  H01L2924/20758 ,  H01L2924/20759 ,  H01L2924/2076 ,  H01L2224/45099 ,  H01L2924/207 ,  H01L29/66545 ,  H01L29/66553

Abstract: 本发明提供一种具备伪沟槽MOS单元，并且市场故障率低的沟槽栅型的半导体装置的制造方法、半导体装置的评价方法以及半导体装置。首先，在n-型半导体基板1的正面，形成具备在元件的深度方向上延伸的栅极电极(8)的沟槽MOS单元、和具备在元件的深度方向上延伸的伪栅极电极(18)的伪沟槽MOS单元。接下来，在n-型半导体基板(1)的正面上，形成发射极电极(9)以及筛选焊盘DG。筛选焊盘DG与伪栅极电极(18)连接。接下来，在发射极电极(9)与筛选焊盘DG之间施加规定电压，来进行针对伪栅极绝缘膜(17)的筛选。接下来，通过覆盖发射极电极(9)以及筛选焊盘DG的镀膜(13)，来将发射极电极(9)与筛选焊盘DG短路，从而完成产品。

公开(公告)号：CN103022115A

公开(公告)日：2013-04-03

申请号：CN201210441210.5

申请日：2009-01-28

Applicant: 富士电机株式会社 ,  株式会社电装

Inventor： 百田圣自 ,  阿部和 ,  椎木崇 ,  藤井岳志 ,  吉川功 ,  今川铁太郎 ,  小山雅纪 ,  浅井诚

IPC: H01L29/739 ,  H01L29/78

CPC classification number: H01L27/0629 ,  H01L27/0658 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7815 ,  H01L29/7827

Abstract: 本发明提供一种半导体装置。在主元件(24)的源电极(25)和电流检测元件(21)的电流感应电极(22)之间连接电流检测用的电阻。栅极绝缘膜(36)的绝缘耐压比反向偏压时可流过电流检测元件(21)的最大电流与上述电阻之积大。主元件(24)的p主体区域(32)的扩散深度比电流检测元件(21)的p主体区域(31)的扩散深度浅，主元件(24)的p主体区域(32)的端部的曲率比电流检测元件(21)的p主体区域(31)的端部的曲率小。因此，在外加反向偏压时，主元件(24)的p主体区域(32)的端部的电场变得比电流检测元件(21)的p主体区域(31)的端部的电场高，主元件(24)变得易于在电流检测元件(21)之前发生雪崩击穿。

公开(公告)号：CN105023845B

公开(公告)日：2018-05-08

申请号：CN201510151867.1

申请日：2015-04-01

Applicant: 富士电机株式会社 ,  株式会社电装

Inventor： 百田圣自 ,  阿部和 ,  河野宪司 ,  田边广光

IPC: H01L21/336 ,  H01L21/28

CPC classification number: H01L29/0696 ,  G01R31/2601 ,  H01L22/14 ,  H01L22/30 ,  H01L24/48 ,  H01L24/49 ,  H01L24/85 ,  H01L29/0619 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66348 ,  H01L29/7397 ,  H01L2224/05624 ,  H01L2224/45015 ,  H01L2224/4813 ,  H01L2224/48139 ,  H01L2224/49113 ,  H01L2224/85399 ,  H01L2224/85801 ,  H01L2924/00014 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/00 ,  H01L2924/20753 ,  H01L2924/20754 ,  H01L2924/20755 ,  H01L2924/20756 ,  H01L2924/20757 ,  H01L2924/20758 ,  H01L2924/20759 ,  H01L2924/2076 ,  H01L2224/45099 ,  H01L2924/207

Abstract: 本发明提供一种具备伪沟槽MOS单元，并且市场故障率低的沟槽栅型的半导体装置的制造方法、半导体装置的评价方法以及半导体装置。首先，在n‑型半导体基板1的正面，形成具备在元件的深度方向上延伸的栅极电极(8)的沟槽MOS单元、和具备在元件的深度方向上延伸的伪栅极电极(18)的伪沟槽MOS单元。接下来，在n‑型半导体基板(1)的正面上，形成发射极电极(9)以及筛选焊盘DG。筛选焊盘DG与伪栅极电极(18)连接。接下来，在发射极电极(9)与筛选焊盘DG之间施加规定电压，来进行针对伪栅极绝缘膜(17)的筛选。接下来，通过覆盖发射极电极(9)以及筛选焊盘DG的镀膜(13)，来将发射极电极(9)与筛选焊盘DG短路，从而完成产品。

公开(公告)号：CN101933141B

公开(公告)日：2013-02-13

申请号：CN200980103495.8

申请日：2009-01-28

Applicant: 富士电机株式会社 ,  株式会社电装

Inventor： 百田圣自 ,  阿部和 ,  椎木崇 ,  藤井岳志 ,  吉川功 ,  今川铁太郎 ,  小山雅纪 ,  浅井诚

IPC: H01L27/04 ,  H01L29/78

CPC classification number: H01L27/0629 ,  H01L27/0658 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7815 ,  H01L29/7827

Abstract: 本发明提供一种半导体装置。在主元件(24)的源电极(25)和电流检测元件(21)的电流感应电极(22)之间连接电流检测用的电阻。栅极绝缘膜(36)的绝缘耐压比反向偏压时可流过电流检测元件(21)的最大电流与上述电阻之积大。主元件(24)的p主体区域(32)的扩散深度比电流检测元件(21)的p主体区域(31)的扩散深度浅，主元件(24)的p主体区域(32)的端部的曲率比电流检测元件(21)的p主体区域(31)的端部的曲率小。因此，在外加反向偏压时，主元件(24)的p主体区域(32)的端部的电场变得比电流检测元件(21)的p主体区域(31)的端部的电场高，主元件(24)变得易于在电流检测元件(21)之前发生雪崩击穿。

公开(公告)号：CN102163623B

公开(公告)日：2015-09-16

申请号：CN201110045393.4

申请日：2011-02-22

Applicant: 富士电机株式会社 ,  株式会社电装

Inventor： 百田圣自 ,  藤井岳志 ,  上岛聪 ,  浅井诚

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L29/41766 ,  H01L29/66348 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7813

Abstract: 本发明提供一种半导体元件及半导体元件的制造方法，其抑制寄生元件所产生的影响，并且能够防止导通电压增大。在n-型的漂移区域(1)的表面层设有p型的基极区域(2)。在半导体基板的表面上设有贯通基极区域(2)且到达漂移区域1的沟槽(3)。在沟槽(3)的内部隔着栅极绝缘膜(4)而设有栅电极(5)。在基极区域(2)的表面层选择性地设有第一凹部(6)。即，基极区域(2)的表面呈由第一凹部(6)和未设有第一凹部(6)的凸部构成的凹凸形状。第一凹部(6)与沟槽(3)相接。此外，与栅电极(5)的上端相比，第一凹部(6)的底面设置为距基板表面更深。源电极(8)与基极区域(2)的凸部相接，且埋入第一凹部(6)的内部。

公开(公告)号：CN102522427A

公开(公告)日：2012-06-27

申请号：CN201110414104.3

申请日：2009-01-28

Applicant: 富士电机株式会社 ,  株式会社电装

Inventor： 百田圣自 ,  阿部和 ,  椎木崇 ,  藤井岳志 ,  吉川功 ,  今川铁太郎 ,  小山雅纪 ,  浅井诚

IPC: H01L29/78 ,  H01L29/739 ,  H01L29/423

CPC classification number: H01L27/0629 ,  H01L27/0658 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7815 ,  H01L29/7827

Abstract: 一种半导体装置，在第1导电型基板的第1主面上形成：主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1主电极分离的第2主电极。在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，在上述第1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部。上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接。上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电连接的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接。

公开(公告)号：CN103022115B

公开(公告)日：2015-09-02

申请号：CN201210441210.5

申请日：2009-01-28

Applicant: 富士电机株式会社 ,  株式会社电装

Inventor： 百田圣自 ,  阿部和 ,  椎木崇 ,  藤井岳志 ,  吉川功 ,  今川铁太郎 ,  小山雅纪 ,  浅井诚

IPC: H01L29/739 ,  H01L29/78

CPC classification number: H01L27/0629 ,  H01L27/0658 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7815 ,  H01L29/7827

Abstract: 本发明提供一种半导体装置。在主元件(24)的源电极(25)和电流检测元件(21)的电流感应电极(22)之间连接电流检测用的电阻。栅极绝缘膜(36)的绝缘耐压比反向偏压时可流过电流检测元件(21)的最大电流与上述电阻之积大。主元件(24)的p主体区域(32)的扩散深度比电流检测元件(21)的p主体区域(31)的扩散深度浅，主元件(24)的p主体区域(32)的端部的曲率比电流检测元件(21)的p主体区域(31)的端部的曲率小。因此，在外加反向偏压时，主元件(24)的p主体区域(32)的端部的电场变得比电流检测元件(21)的p主体区域(31)的端部的电场高，主元件(24)变得易于在电流检测元件(21)之前发生雪崩击穿。