公开(公告)号：CN104303269A

公开(公告)日：2015-01-21

申请号：CN201380018024.3

申请日：2013-03-18

Applicant: 富士电机株式会社

Inventor： 吕民雅 ,  仲俣伸一 ,  木下明将 ,  福田宪司

IPC: H01L21/28 ,  H01L21/285 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

Abstract: 通过溅射由镍、和使镍的磁导率降低并且生成碳化物的金属被调整至给定的组成比而得到的混合体或合金构成的靶，在碳化硅基板(1)上形成欧姆金属膜，通过对欧姆金属膜实施热处理，进行烧成，来制造碳化硅半导体装置的欧姆电极(6)。由此，能制造膜厚均匀、无剥离且能提升靶的使用效率的碳化硅半导体装置的欧姆电极(6)。

公开(公告)号：CN104303269B

公开(公告)日：2017-05-03

申请号：CN201380018024.3

申请日：2013-03-18

Applicant: 富士电机株式会社

Inventor： 吕民雅 ,  仲俣伸一 ,  木下明将 ,  福田宪司

IPC: H01L21/28 ,  H01L21/285 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

Abstract: 通过溅射由镍、和使镍的磁导率降低并且生成碳化物的金属被调整至给定的组成比而得到的混合体或合金构成的靶，在碳化硅基板(1)上形成欧姆金属膜，通过对欧姆金属膜实施热处理，进行烧成，来制造碳化硅半导体装置的欧姆电极(6)。由此，能制造膜厚均匀、无剥离且能提升靶的使用效率的碳化硅半导体装置的欧姆电极(6)。

公开(公告)号：CN105849877B

公开(公告)日：2019-06-25

申请号：CN201580003426.5

申请日：2015-07-15

Applicant: 富士电机株式会社

Inventor： 木下明将 ,  星保幸 ,  原田祐一 ,  酒井善行 ,  岩谷将伸 ,  吕民雅

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/12 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78

CPC classification number: H01L29/7811 ,  H01L29/045 ,  H01L29/0615 ,  H01L29/0661 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/408 ,  H01L29/41741 ,  H01L29/41775 ,  H01L29/66068 ,  H01L29/7815

Abstract: 半导体装置(100)在由碳化硅构成的n型的半导体基板(1)上具有n型的半导体层(2)、p型的基区(4)、n型的源区(6)、p型的接触区(7)、栅绝缘膜(9)、栅电极(10)和源电极(13)。半导体装置(100)在半导体基板(1)的背面具有漏电极(12)。在栅电极(10)的表面上设有层间绝缘膜(11)。层间绝缘膜(11)具有多层，该多层中的至少一层是由氮化硅膜(11b)构成。通过这样设置能够抑制半导体装置的特性的劣化。另外，能够抑制制造时的工序数量的增加。

公开(公告)号：CN105849877A

公开(公告)日：2016-08-10

申请号：CN201580003426.5

申请日：2015-07-15

Applicant: 富士电机株式会社

Inventor： 木下明将 ,  星保幸 ,  原田祐一 ,  酒井善行 ,  岩谷将伸 ,  吕民雅

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/12 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78

CPC classification number: H01L29/7811 ,  H01L29/045 ,  H01L29/0615 ,  H01L29/0661 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/408 ,  H01L29/41741 ,  H01L29/41775 ,  H01L29/66068 ,  H01L29/7815

Abstract: 半导体装置(100)在由碳化硅构成的n型的半导体基板(1)上具有n型的半导体层(2)、p型的基区(4)、n型的源区(6)、p型的接触区(7)、栅绝缘膜(9)、栅电极(10)和源电极(13)。半导体装置(100)在半导体基板(1)的背面具有漏电极(12)。在栅电极(10)的表面上设有层间绝缘膜(11)。层间绝缘膜(11)具有多层，该多层中的至少一层是由氮化硅膜(11b)构成。通过这样设置能够抑制半导体装置的特性的劣化。另外，能够抑制制造时的工序数量的增加。