公开(公告)号：CN100570841C

公开(公告)日：2009-12-16

申请号：CN200610170522.1

申请日：2006-12-21

Applicant: 安迪克连接科技公司

Inventor： 罗伯特·M·雅普 ,  约翰·M·劳弗尔 ,  沃亚·R·马尔科维奇 ,  威廉·E·威尔逊

IPC: H01L21/48 ,  H05K3/46

CPC classification number: H05K3/4641 ,  H05K3/429 ,  H05K2203/068

Abstract: 本发明揭示一种制作一电路化衬底的方法及一种利用所述电路化衬底的电性组合件，其中所述衬底由至少两个子复合物构成，其中这些子复合物中的至少一个的介电材料在结合(例如层压)至另一子复合物期间受到充分加热，以使所述介电材料流入并基本上填满所述结合结构的一导电层中的开孔。在所述结合结构内形成导电通孔，以耦接所述结构的各导电层中选定的导电层。可通过将一个或多个电性组件(例如半导体芯片或芯片载体)定位于最终结构上并将这些电性组件电耦接至所述结构的外部电路来形成一电性组合件。

公开(公告)号：CN1996562A

公开(公告)日：2007-07-11

申请号：CN200610170522.1

申请日：2006-12-21

Applicant: 安迪克连接科技公司

Inventor： 罗伯特·M·雅普 ,  约翰·M·劳弗尔 ,  沃亚·R·马尔科维奇 ,  威廉·E·威尔逊

IPC: H01L21/48 ,  H05K3/46

CPC classification number: H05K3/4641 ,  H05K3/429 ,  H05K2203/068

Abstract: 本发明揭示一种制作一电路化衬底的方法及一种利用所述电路化衬底的电性组合件，其中所述衬底由至少两个子复合物构成，其中这些子复合物中的至少一个的介电材料在结合(例如层压)至另一子复合物期间受到充分加热，以使所述介电材料流入并基本上填满所述结合结构的一导电层中的开孔。在所述结合结构内形成导电通孔，以耦接所述结构的各导电层中选定的导电层。可通过将一个或多个电性组件(例如半导体芯片或芯片载体)定位于最终结构上并将这些电性组件电耦接至所述结构的外部电路来形成一电性组合件。

公开(公告)号：CN1838855A

公开(公告)日：2006-09-27

申请号：CN200610057200.6

申请日：2006-03-10

Applicant: 安迪克连接科技公司

Inventor： 罗伯特·M·雅普 ,  欧文(NMN)·梅密斯 ,  科斯塔斯·I·帕帕托马斯

IPC: H05K1/02 ,  H05K3/46 ,  H05K7/18

CPC classification number: H01L23/3735 ,  H01L23/145 ,  H01L23/3733 ,  H01L23/4922 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/564 ,  H01L2224/16225 ,  H01L2924/15311 ,  H05K1/0366 ,  H05K1/0373 ,  H05K3/4602 ,  H05K3/4626 ,  H05K3/4652 ,  H05K3/4655 ,  H05K3/4688 ,  H05K2201/0209 ,  H05K2201/0278 ,  H05K2201/068

Abstract: 本发明提供一种包括一复合层的电路基底，所述复合层包括一包括具有低热膨胀系数的多股纤维的第一介电子层和一具有一低吸湿性树脂的第二介电子层，所述第二介电子层不包括连续或半连续纤维或类似物作为其一部分。所述基底进一步包括至少一个导电层作为其一部分。本发明还提供一种电气总成和一种制造所述基底的方法以及一种结合本发明的所述电路基底作为其一部分的信息处理系统(例如计算机)。