-
公开(公告)号：CN1996562A
公开(公告)日：2007-07-11
申请号：CN200610170522.1
申请日：2006-12-21
Applicant: 安迪克连接科技公司
Inventor： 罗伯特·M·雅普 , 约翰·M·劳弗尔 , 沃亚·R·马尔科维奇 , 威廉·E·威尔逊
CPC classification number: H05K3/4641 , H05K3/429 , H05K2203/068
Abstract: 本发明揭示一种制作一电路化衬底的方法及一种利用所述电路化衬底的电性组合件，其中所述衬底由至少两个子复合物构成，其中这些子复合物中的至少一个的介电材料在结合(例如层压)至另一子复合物期间受到充分加热，以使所述介电材料流入并基本上填满所述结合结构的一导电层中的开孔。在所述结合结构内形成导电通孔，以耦接所述结构的各导电层中选定的导电层。可通过将一个或多个电性组件(例如半导体芯片或芯片载体)定位于最终结构上并将这些电性组件电耦接至所述结构的外部电路来形成一电性组合件。
-
公开(公告)号：CN100570841C
公开(公告)日：2009-12-16
申请号：CN200610170522.1
申请日：2006-12-21
Applicant: 安迪克连接科技公司
Inventor： 罗伯特·M·雅普 , 约翰·M·劳弗尔 , 沃亚·R·马尔科维奇 , 威廉·E·威尔逊
CPC classification number: H05K3/4641 , H05K3/429 , H05K2203/068
Abstract: 本发明揭示一种制作一电路化衬底的方法及一种利用所述电路化衬底的电性组合件，其中所述衬底由至少两个子复合物构成，其中这些子复合物中的至少一个的介电材料在结合(例如层压)至另一子复合物期间受到充分加热，以使所述介电材料流入并基本上填满所述结合结构的一导电层中的开孔。在所述结合结构内形成导电通孔，以耦接所述结构的各导电层中选定的导电层。可通过将一个或多个电性组件(例如半导体芯片或芯片载体)定位于最终结构上并将这些电性组件电耦接至所述结构的外部电路来形成一电性组合件。
-
公开(公告)号：CN1856221A
公开(公告)日：2006-11-01
申请号：CN200610072098.7
申请日：2006-04-10
Applicant: 安迪克连接科技公司
Inventor： 约翰·M·劳费尔 , 沃亚·R·马尔科维奇 , 詹姆斯·W·奥班德 , 威廉·E·威尔逊
CPC classification number: H05K3/44 , H05K3/064 , H05K3/4069 , H05K3/427 , H05K3/445 , H05K3/462 , H05K3/4641 , H05K2201/0355 , H05K2201/09536 , H05K2201/096 , H05K2201/10378 , H05K2203/0143 , H05K2203/068 , H05K2203/1545 , H05K2203/1572 , Y10T29/49117 , Y10T29/49126 , Y10T29/49155 , Y10T29/49165 , Y10T29/53161 , Y10T29/5317 , Y10T29/53204
Abstract: 本发明提供一种用于使用一连续卷形式来制作电路化衬底的装置及方法，其中将导体层及介电层馈送至所述装置中、使其结合并将其传递至其他邻近工作站，在这些工作站中进行诸如孔形成、电路化及最终分割等不同的工艺过程。然后，可将所形成的衬底分别结合至其他类似的衬底来形成一具有复数个导电通孔、导电层及介电层作为其一部分的更大的多层式衬底。
-
-
Search Results
3
records
(took 0.018 seconds)
