-
公开(公告)号:CN113035691B
公开(公告)日:2024-06-04
申请号:CN202110221974.2
申请日:2021-02-28
Applicant: 大连理工大学
IPC: H01L21/02
Abstract: 本发明属于SiC半导体器件制作及可靠性技术领域,一种提高碳化硅MOSFET器件稳定性和可靠性的两步氧化后退火工艺,包括以下步骤:(1)采用RCA工艺对SiC晶片进行清洗,(2)SiC晶片氧化,(3)对步骤2制备的样品在含氧元素气氛下进行氧化后退火处理,(4)对步骤3处理后的样品在含氯元素气氛下进行氧化后退火处理,(5)对步骤4处理后的样品进行涂胶、光刻、腐蚀、去胶、离子注入形成源区和漏区,(6)完成SiC MOSFET的制作。本发明通过分两步在界面中分别引入氧元素和氯元素,既可以有效消除SiC/SiO2界面附近陷阱,又可以通过氯元素固定SiO2薄膜中的可动离子,从而有效提升SiC MOSFET器件的稳定性和可靠性。
-
公开(公告)号:CN112967944A
公开(公告)日:2021-06-15
申请号:CN202110130884.2
申请日:2021-01-30
Applicant: 大连理工大学
IPC: H01L21/66
Abstract: 本发明属于SiC半导体器件可靠性测试技术领域,一种SiC MOS器件的陷阱量测试和分离方法,其中,测试方法包括以下步骤:(1)SiCMOSCAP/MOSFET器件的测试准备工作,(2)固有氧化物陷阱量测试,(3)采用急速冷却法测试SiC MOSCAP/MOSFET中的激活氧化物陷阱量。分离方法包括以下步骤:(1)固有氧化物陷阱量与界面陷阱量的分离,(2)激活氧化物陷阱量与激活界面陷阱量的分离,(3)SiC MOS器件的开启电压稳定性评价。本发明在通过在低温测试或急速冷却等方法,将陷阱的解陷速率大大降低,从而捕捉到激活陷阱的电学信号,进而提高计算评估及分离陷阱量的准确性。
-
公开(公告)号:CN112820639B
公开(公告)日:2024-05-31
申请号:CN202110000225.7
申请日:2021-01-02
Applicant: 大连理工大学
IPC: H01L21/04
Abstract: 本发明属于微电子器件制备技术领域,一种改进的碳化硅MOSFET器件的制备工艺,包括以下步骤:(1)采用RCA工艺对SiC晶片进行清洗,(2)对步骤1清洗过的碳化硅晶片进行等离子表面处理,(3)在处理后的碳化硅晶片表面沉积硅薄膜,(4)对沉积的硅薄膜进行氧化,制备栅氧化层薄膜,(5)通过涂胶、光刻、腐蚀、去胶、离子注入、电极蒸镀来完成碳化硅MOSFET器件的制备。本发明工艺制备的栅氧化层薄膜的致密性和抗击穿特性都有了明显增强,并且显著降低了半导体和氧化层界面的缺陷态密度,提高了MOS器件的电压稳定性,一定程度上避免了SiC直接氧化造成的界面质量差、氧化膜的厚度无法精确控制等缺点。
-
公开(公告)号:CN113113288A
公开(公告)日:2021-07-13
申请号:CN202110345583.1
申请日:2021-03-31
Applicant: 大连理工大学
IPC: H01L21/02
Abstract: 本发明属于碳化硅MOSFET的栅氧化层制备及可靠性技术领域,一种新型的含氯元素的碳化硅氧化工艺,包括以下步骤:(1)采用RCA工艺对SiC衬底进行清洗,(2)将清洗过的碳化硅衬底在高温氧化炉中氧化制备SiO2氧化膜,(3)对步骤2的样品进行氧化后退火,(4)完成对SiC MOSFET器件的制备。本发明在传统氧化方法的基础上引入了氯元素,解决了热氧化生长的SiO2薄膜致密性和击穿特性差的问题,同时氯元素可以有效钝化氧化层中的可动离子和缺陷陷阱,一定程度上改善了MOS器件的电压稳定性和可靠性。
-
公开(公告)号:CN112967944B
公开(公告)日:2024-06-21
申请号:CN202110130884.2
申请日:2021-01-30
Applicant: 大连理工大学
IPC: H01L21/66
Abstract: 本发明属于SiC半导体器件可靠性测试技术领域,一种SiC MOS器件的陷阱量测试和分离方法,其中,测试方法包括以下步骤:(1)SiCMOSCAP/MOSFET器件的测试准备工作,(2)固有氧化物陷阱量测试,(3)采用急速冷却法测试SiC MOSCAP/MOSFET中的激活氧化物陷阱量。分离方法包括以下步骤:(1)固有氧化物陷阱量与界面陷阱量的分离,(2)激活氧化物陷阱量与激活界面陷阱量的分离,(3)SiC MOS器件的开启电压稳定性评价。本发明在通过在低温测试或急速冷却等方法,将陷阱的解陷速率大大降低,从而捕捉到激活陷阱的电学信号,进而提高计算评估及分离陷阱量的准确性。
-
公开(公告)号:CN113889394B
公开(公告)日:2023-03-14
申请号:CN202111124843.9
申请日:2021-09-25
Applicant: 大连理工大学
Abstract: 本发明属于半导体表面清洗及钝化技术领域,一种SiC半导体干法表面处理设备及方法,其中所述处理设备,包括双ECR等离子体供应装置、真空反应室、装样室、残余气体分析仪、配气装置及配气系统。所述处理方法,包括以下步骤:(1)对装样室进行抽真空,(2)对真空反应室进行抽真空,(3)对SiC晶片表面进行清洗,(4)对SiC晶片表面进行钝化处理,(5)SiC晶片表面处理完成。本发明采用双ECR等离子体源作为等离子体发生装置,通过改变两个ECR等离子体源的中轴线夹角来调整等离子体覆盖面积,满足6英寸SiC晶片的干法清洗需求,改善了单一ECR等离子体源产生的等离子体均匀区尺寸小、等离子体密度较低的缺点。
-
公开(公告)号:CN112820639A
公开(公告)日:2021-05-18
申请号:CN202110000225.7
申请日:2021-01-02
Applicant: 大连理工大学
IPC: H01L21/04
Abstract: 本发明属于微电子器件制备技术领域,一种改进的碳化硅MOSFET器件的制备工艺,包括以下步骤:(1)采用RCA工艺对SiC晶片进行清洗,(2)对步骤1清洗过的碳化硅晶片进行等离子表面处理,(3)在处理后的碳化硅晶片表面沉积硅薄膜,(4)对沉积的硅薄膜进行氧化,制备栅氧化层薄膜,(5)通过涂胶、光刻、腐蚀、去胶、离子注入、电极蒸镀来完成碳化硅MOSFET器件的制备。本发明工艺制备的栅氧化层薄膜的致密性和抗击穿特性都有了明显增强,并且显著降低了半导体和氧化层界面的缺陷态密度,提高了MOS器件的电压稳定性,一定程度上避免了SiC直接氧化造成的界面质量差、氧化膜的厚度无法精确控制等缺点。
-
公开(公告)号:CN112820638A
公开(公告)日:2021-05-18
申请号:CN202011572242.X
申请日:2020-12-28
Applicant: 大连理工大学
IPC: H01L21/04
Abstract: 本发明属于微电子器件制备技术领域,一种高性能SiC MOSFET器件的制备工艺,包括以下步骤:(1)采用RCA工艺对SiC晶片进行清洗,(2)在SiC晶片表面上沉积Si沉积膜,(3)对Si沉积膜进行自停止氧化,(4)对无C残留的SiO2/SiC界面结构进行退火处理,(5)SiC MOSFET源漏区及电极的制作。本发明优点是:在SiC上沉积的Si沉积膜后对Si/SiC结构进行自停止氧化,达到只氧化Si沉积膜而不氧化SiC衬底的目的,从而避免直接干氧氧化SiC在界面积累大量的C,形成缺陷。随后利用氧化后退火的工艺对残留的缺陷进一步消除,从而提升SiC MOSFET器件性能及稳定性,获得高性能的SiC MOSFET器件。
-
公开(公告)号:CN113223940B
公开(公告)日:2024-06-04
申请号:CN202110488696.7
申请日:2021-04-28
Applicant: 大连理工大学
Abstract: 本发明属于SiC半导体器件制作及可靠性技术领域,一种利用含氯元素的氧化后退火技术改进SiC MOSFET器件性能的方法,包括以下步骤:(1)采用RCA工艺对SiC晶片进行清洗,(2)对SiC晶片进行氮氧氧化,(3)对步骤2处理后的样品在含氯元素气氛下进行氧化后退火处理,(4)对步骤3处理后的样品进行涂胶、光刻、腐蚀、去胶、离子注入形成源区和漏区,(5)完成SiCMOSFET的制作。本发明通过在氧化中引入氮元素,在退火中引入氯元素,既可以有效消除SiC/SiO2界面附近陷阱,又可以通过氯元素固定SiO2薄膜中的可动离子,从而有效提升SiC MOSFET器件的稳定性。
-
公开(公告)号:CN113044806B
公开(公告)日:2024-01-05
申请号:CN202110267764.7
申请日:2021-03-12
Abstract: 本发明属于传感器技术领域,实现压力传感的MEMS器件单片集成结构及其方法,其中:制作方法,包括以下步骤:(1)氧化,(2)化学气相淀积,(3)真空蒸镀,(4)刻蚀,(5)键合,(6)一步转移,(7)去胶烘焙,(8)图形化,(9)高温退火。MEMS器件单片集成结构,包括腔室密封层、硅衬底层、密封腔、二氧化硅绝缘层、氮化硅绝缘层、电极层及石墨烯压力感应层。本发明的MEMS压力传感器件对单层石墨烯一体成型惠斯通响应电路并借助单层石墨烯的压缩变阻特性实现压力传感,具有灵敏度高、承载压力范围宽、体积小、便于携带,且兼容半导体制造工艺和可批量化生产的特点。
-
-
-
-
-
-
-
-
-