-
公开(公告)号：CN109799450B
公开(公告)日：2021-01-12
申请号：CN201811612589.5
申请日：2018-12-27
Applicant: 大唐微电子技术有限公司
IPC: G01R31/28
Abstract: 一种逻辑电路延迟差异比较装置，第一信号比较支路、第二信号比较支路分别连接于输入激励与仲裁器之间；所述第一信号比较支路包括：所述输入激励经过第一异或门后，经过第一待测逻辑电路的延迟后分为两路信号，一路输出至仲裁器，一路输出至第一反馈控制电路，经过所述第一反馈控制电路的信号返回至所述第一异或门；所述第二信号比较支路包括：所述输入激励经过第二异或门后，经过第二待测逻辑电路的延迟后分为两路信号，一路输出至仲裁器，一路输出至第二反馈控制电路，经过所述第二反馈控制电路的信号返回至所述第二异或门；所述仲裁器，通过比较两路信号的延时信息，确定两路信号的延迟差异。本申请能够有效测量两个相同逻辑电路延迟差异。
-
公开(公告)号：CN106776104B
公开(公告)日：2020-04-03
申请号：CN201610994244.5
申请日：2016-11-11
Applicant: 大唐微电子技术有限公司 , 大唐半导体设计有限公司
Abstract: 一种快闪记忆体(Nand Flash)控制器和终端以及控制Nand Flash的方法和装置，包括：第一寄存器，第三寄存器，Nand Flash状态机电路，用于解析第一寄存器中的命令，当解析得到的命令为写入命令时，将第三寄存器中需要写入Nand Flash的数据写入双口随机存取存储器DPRAM信号输入输出电路中，并写入Nand Flash中；在将第二预设长度的数据写入Nand Flash后，读取ECC产生模块中的寄存器组中的冗余码写入到Nand Flash中；DPRAM信号输入输出电路，用于存储Nand Flash状态机电路写入的数据；ECC产生模块包括编码子模块和寄存器组；编码子模块，用于在Nand Flash状态机电路将DPRAN信号输入输出电路中需要写入Nand Flash的数据写入Nand Flash的过程中，根据预先配置的纠错能力对需要写入Nand Flash的数据进行编码运算得到冗余码，并存入寄存器组。
-
公开(公告)号：CN102692563B
公开(公告)日：2015-06-17
申请号：CN201210156889.3
申请日：2012-05-18
Applicant: 大唐微电子技术有限公司
IPC: G01R23/15
Abstract: 本发明提供了一种时钟频率检测器。涉及数字电路领域；解决了模拟电路成本高、不易于移植的问题。该时钟频率检测器包括：用于二分频的分频器，该分频器以待检测时钟为输入，该分频器的输出连接至将所述待检测时钟采样至参考时钟域的采样器；所述将所述待检测时钟采样至参考时钟域的采样器的输出连接至对参考时钟域的待检测时钟进计数的待检测时钟计数器。本发明提供的技术方案适用于ASIC电路，实现了低成本易于移植的数字电路时钟频率检测器。
-
公开(公告)号：CN106444966B
公开(公告)日：2019-06-04
申请号：CN201610876690.6
申请日：2016-09-30
Applicant: 大唐微电子技术有限公司 , 大唐半导体设计有限公司
IPC: G06F1/14
Abstract: 本发明公开了一种实时时钟RTC调整装置及方法，所述装置包括：调整模块，用于根据秒时钟周期调整参数，调整所述RTC的秒时钟计数生成器的秒时钟周期；补偿模块，用于根据32K时钟补偿参数，补偿所述RTC的秒时钟计数生成器的32K时钟；其中，所述秒时钟周期调整参数和32K时钟补偿参数，是根据所述RTC的时钟信息计算得到的。本发明提供的实时时钟RTC调整装置及方法，采用数字电路方式实现对RTC计时精度的精确调整，硬件电路面积小、功耗低，并且可以根据需要对RTC精度进行任意调整。
-
公开(公告)号：CN107991572A
公开(公告)日：2018-05-04
申请号：CN201711004055.X
申请日：2017-10-24
Applicant: 大唐微电子技术有限公司
IPC: G01R31/02
Abstract: 本申请公开了一种芯片顶层覆盖完整性保护方法及装置，应用于物理层保护电路，物理层保护电路被分为n组，每组m条金属线，包括：产生一组随机二进制数并输入到每组m条金属线的输入端；分别在攻击检测周期和检测周期检测m条金属线的输出信号，检测周期为预先估计的信号在金属线中传输的时间，攻击检测周期为预先估计的当金属线被短接时信号在金属线中传输的时间；如果在攻击检测周期检测出的输出信号与输入的随机二进制数相同，或者在检测周期检测出的输出信号与输入的随机二进制数不同，则判断芯片遭到短接或划断攻击。本申请通过在每个检测周期内对金属线的输入输出信号进行两次对比检测，增大了芯片顶层金属覆盖的防攻击力度。
-
Patent Agency Ranking
公开(公告)号：CN106776104A
公开(公告)日：2017-05-31
申请号：CN201610994244.5
申请日：2016-11-11
Applicant: 大唐微电子技术有限公司 , 大唐半导体设计有限公司
Abstract: 一种快闪记忆体(Nand Flash)控制器和终端以及控制Nand Flash的方法和装置，包括：第一寄存器，第三寄存器，Nand Flash状态机电路，用于解析第一寄存器中的命令，当解析得到的命令为写入命令时，将第三寄存器中需要写入Nand Flash的数据写入双口随机存取存储器DPRAM信号输入输出电路中，并写入Nand Flash中；在将第二预设长度的数据写入Nand Flash后，读取ECC产生模块中的寄存器组中的冗余码写入到Nand Flash中；DPRAM信号输入输出电路，用于存储Nand Flash状态机电路写入的数据；ECC产生模块包括编码子模块和寄存器组；编码子模块，用于在Nand Flash状态机电路将DPRAN信号输入输出电路中需要写入Nand Flash的数据写入Nand Flash的过程中，根据预先配置的纠错能力对需要写入Nand Flash的数据进行编码运算得到冗余码，并存入寄存器组。
-
公开(公告)号：CN111813432A
公开(公告)日：2020-10-23
申请号：CN202010485275.4
申请日：2020-06-01
Applicant: 大唐微电子技术有限公司
Abstract: 本发明公开了一种现场可编程门阵列FPGA配置升级方法，包括：FPGA加载非易失性存储器FLASH的第一存储区所包含的自动装载逻辑数据；执行所述自动装载逻辑数据，对所述FLASH的第二存储区进行数据擦除后，获取新的应用配置数据；将所述新的应用配置数据写入所述FLASH的第二存储区。本发明还公开了一种现场可编程门阵列FPGA平台。
-
公开(公告)号：CN106067763A
公开(公告)日：2016-11-02
申请号：CN201610461182.1
申请日：2016-06-22
Applicant: 大唐微电子技术有限公司 , 大唐半导体设计有限公司
IPC: H03B5/12
Abstract: 本发明实施方式提供一种混沌振荡器及电流处理方法，其中，所述混沌振荡器包括预设数量的混沌延时单元，所述预设数量的混沌延时单元依次级联并构成封闭回路，所述混沌延时单元包括乘法器电路、第一分支电路、第二分支电路以及吸引盆电路。本发明实施方式提供的一种混沌振荡器及电流处理方法，符合能够集成、具备高速率的混沌振荡器的要求。
-
公开(公告)号：CN102819282B
公开(公告)日：2016-02-24
申请号：CN201210262622.2
申请日：2012-07-26
Applicant: 大唐微电子技术有限公司
IPC: G06F1/04
Abstract: 本发明披露了一种时钟恢复电路装置及相应的方法，其中该装置包括：数据预处理电路将接收到的数据流信号转换为标准的数字信号，并输出给时钟恢复电路；时钟恢复电路通过振荡器产生时钟信号，从标准的数字信号中获取频率信息，由获取的实际频率和目标频率的差异获取控制信号，根据该控制信号将时钟信号校准到满足要求的精度范围内；控制电路开启和关闭时钟恢复电路的校准过程，并配置时钟恢复相应的参数。本发明能够使本地时钟的频率和精度达到解码数据流所需要的精度要求。
-
公开(公告)号：CN102692563A
公开(公告)日：2012-09-26
申请号：CN201210156889.3
申请日：2012-05-18
Applicant: 大唐微电子技术有限公司
IPC: G01R23/15
Abstract: 本发明提供了一种时钟频率检测器。涉及数字电路领域；解决了模拟电路成本高、不易于移植的问题。该时钟频率检测器包括：用于二分频的分频器，该分频器以待检测时钟为输入，该分频器的输出连接至将所述待检测时钟采样至参考时钟域的采样器；所述将所述待检测时钟采样至参考时钟域的采样器的输出连接至对参考时钟域的待检测时钟进计数的待检测时钟计数器。本发明提供的技术方案适用于ASIC电路，实现了低成本易于移植的数字电路时钟频率检测器。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.022 seconds)
