公开(公告)号：CN101197393B

公开(公告)日：2010-06-02

申请号：CN200710199716.9

申请日：2007-12-07

Applicant: 夏普株式会社

Inventor： 疋田智之 ,  小田部拓也 ,  米元久

IPC: H01L29/78 ,  H01L27/04 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种具有能与低耐压晶体管混合装载且微细化并容易调整耐压的横型高耐压MOSFET的半导体器件。高耐压MOSFET具有：形成在半导体衬底(1)上的高耐压用激活区(4)的沟部(10)；形成在夹住沟部(10)的两侧的高耐压用激活区(4)的上表面，并按与高耐压用激活区(4)相反的导电型注入杂质的2个多晶硅层(6)；位于夹住沟部(10)的两侧，并对多晶硅层(6)的下部的高耐压用激活区(4)的表面按与高耐压用激活区(4)相反的导电型注入杂质的2个杂质扩散漂移层(9)；以及以栅极氧化膜(11)为中介，形成在沟部(10)的底面和侧面以及各多晶硅层(6)的靠近沟部(10)侧的邻近区的沟部侧的端面和上表面的栅极(13a)，在2个多晶硅层(6)的不受栅极(13a)覆盖的邻近区以外的部分分别形成源极-漏极区(15a)。

公开(公告)号：CN102244004B

公开(公告)日：2014-10-29

申请号：CN201110123637.6

申请日：2011-05-13

Applicant: 夏普株式会社

Inventor： 桥本尚义 ,  米元久

IPC: H01L21/336

CPC classification number: H01L21/76232

Abstract: 本发明提供一种半导体器件的制造方法，该制造方法包括：在半导体衬底上形成浅沟槽的步骤；在浅沟槽中形成绝缘层的步骤；以及在浅沟槽中形成深沟槽的步骤，该深沟槽穿透该绝缘层且比该浅沟槽深；其中形成深沟槽的步骤包括：形成第一深沟槽，该第一深沟槽包括相对于半导体衬底具有第一锥角的内侧面；以及形成第二深沟槽，该第二深沟槽包括相对于半导体衬底具有第二锥角的内侧面，其中该第二锥角不同于该第一锥角。

公开(公告)号：CN102244004A

公开(公告)日：2011-11-16

申请号：CN201110123637.6

申请日：2011-05-13

Applicant: 夏普株式会社

Inventor： 桥本尚义 ,  米元久

IPC: H01L21/336

CPC classification number: H01L21/76232

Abstract: 本发明提供一种半导体器件的制造方法，该制造方法包括：在半导体衬底上形成浅沟槽的步骤；在浅沟槽中形成绝缘层的步骤；以及在浅沟槽中形成深沟槽的步骤，该深沟槽穿透该绝缘层且比该浅沟槽深；其中形成深沟槽的步骤包括：形成第一深沟槽，该第一深沟槽包括相对于半导体衬底具有第一锥角的内侧面；以及形成第二深沟槽，该第二深沟槽包括相对于半导体衬底具有第二锥角的内侧面，其中该第二锥角不同于该第一锥角。

公开(公告)号：CN101996920A

公开(公告)日：2011-03-30

申请号：CN201010260783.9

申请日：2010-08-19

Applicant: 夏普株式会社

Inventor： 田尻雅之 ,  桥本尚义 ,  米元久 ,  原园丰洋

IPC: H01L21/76

CPC classification number: H01L21/76224 ,  H01L29/78

Abstract: 本发明涉及半导体装置的制造方法及半导体装置，特别是涉及一种能够形成特性良好的高耐压晶体管的元件隔离膜的形成方法。首先在基板上预先形成栅极氧化膜(102)，然后在其上形成CMP阻挡膜(104)后，对栅极氧化膜和CMP阻挡膜进行蚀刻，通过蚀刻半导体基板形成沟槽(108)。另外，在以场绝缘膜填充沟槽内部之前，在沟槽内壁上形成衬垫绝缘膜(112)，利用衬垫绝缘膜掩埋CMP阻挡膜下方的栅极氧化膜侧面的凹陷部分，由此能够抑制在栅极氧化膜侧方的元件隔离膜上形成空隙。

公开(公告)号：CN101197393A

公开(公告)日：2008-06-11

申请号：CN200710199716.9

申请日：2007-12-07

Applicant: 夏普株式会社

Inventor： 疋田智之 ,  小田部拓也 ,  米元久

IPC: H01L29/78 ,  H01L27/04 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种具有能与低耐压晶体管混合装载且微细化并容易调整耐压的横型高耐压MOSFET的半导体器件。高耐压MOSFET具有：形成在半导体衬底(1)上的高耐压用激活区(4)的沟部(10)；形成在夹住沟部(10)的两侧的高耐压用激活区(4)的上表面，并按与高耐压用激活区(4)相反的导电型注入杂质的2个多晶硅层(6)；位于夹住沟部(10)的两侧，并对多晶硅层(6)的下部的高耐压用激活区(4)的表面按与高耐压用激活区(4)相反的导电型注入杂质的2个杂质扩散漂移层(9)；以及以栅极氧化膜(11)为中介，形成在沟部(10)的底面和侧面以及各多晶硅层(6)的靠近沟部(10)侧的邻近区的沟部侧的端面和上表面的栅极(13a)，在2个多晶硅层(6)的不受栅极(13a)覆盖的邻近区以外的部分分别形成源极－漏极区(15a)。