-
公开(公告)号:CN102667826A
公开(公告)日:2012-09-12
申请号:CN201080051985.0
申请日:2010-08-25
Applicant: 国际商业机器公司
CPC classification number: G06N3/0635 , G11C11/54 , G11C13/0002 , H01L27/285
Abstract: 一种仿神经电路包括:第一场效应晶体管,处于在所述第一场效应晶体管的第一栅极和第一漏极之间建立电连接的第一二极管配置。所述仿神经电路还包括:第二场效应晶体管,处于在所述第二场效应晶体管的第二栅极和第二漏极之间建立电连接的第二二极管配置。所述仿神经电路还包括:可变电阻材料,电连接到所述第一漏极和所述第二漏极二者,其中所述可变电阻材料提供可编程电阻值。所述仿神经电路附加地包括:第一结,电连接到所述可变电阻材料并提供到神经元电路的输出的第一连接点;以及第二结,电连接到所述可变电阻材料并提供到所述神经元电路的所述输出的第二连接点。
-
公开(公告)号:CN101228634A
公开(公告)日:2008-07-23
申请号:CN200680027090.7
申请日:2006-07-21
Applicant: 国际商业机器公司
CPC classification number: H01L29/785 , H01L29/42384 , H01L29/66795 , H01L29/78615 , H01L29/78687
Abstract: 一种场效应晶体管(FET)以及形成所述FET的方法包括衬底(101);在所述衬底(103)之上的硅锗(SiGe)层(103);在所述SiGe层(103)之上并邻近所述SiGe层(103)的半导体层(105);邻近所述衬底(101)、所述SiGe层(103)、以及所述半导体层(105)的绝缘层(109a);邻近所述绝缘层(109a)的第一栅极结构对(111);以及在所述绝缘层(109a)之上的第二栅极结构(113)。优选地,所述绝缘层(109a)邻近所述SiGe层(103)的侧表面和所述半导体层(105)的上表面、所述半导体层(105)的下表面、以及所述半导体层(105)的侧表面。优选地,所述SiGe层(103)包括碳。优选地,所述第一栅极结构对(111)基本上相对于所述第二栅极结构(113)是横向的。此外,优选通过所述绝缘层(109a)包围所述第一栅极结构对(111)。
-
公开(公告)号:CN101140931A
公开(公告)日:2008-03-12
申请号:CN200710146550.4
申请日:2007-08-20
Applicant: 国际商业机器公司
IPC: H01L27/088 , H01L21/308 , H01L21/8234
CPC classification number: H01L21/823487 , H01L27/088
Abstract: 垂直场效应晶体管半导体结构和制造垂直场效应晶体管半导体结构的方法提供半导体柱的阵列。半导体柱的阵列中的每个半导体柱的每个垂直部分具有大于与邻近半导体柱的分离距离的线宽。可选地,阵列包括具有不同线宽的半导体柱,可选地在上述线宽和分离距离限定的范围中。制造半导体柱的阵列的方法使用在使用作为蚀刻掩模之前环形增加至少一层隔离层的最小光刻尺寸的柱掩模层。
-
公开(公告)号:CN103069603A
公开(公告)日:2013-04-24
申请号:CN201180039400.8
申请日:2011-07-11
Applicant: 国际商业机器公司 , 旺宏电子股份有限公司
IPC: H01L45/00
CPC classification number: H01L45/06 , H01L45/1233 , H01L45/143 , H01L45/144 , H01L45/16 , H01L45/1675 , H01L45/1683 , H01L45/1691
Abstract: 本发明的一个实例实施例示出了一种制造相变存储器单元的方法。所述方法包括在绝缘衬底内形成非亚光刻过孔。所述绝缘衬底嵌在与半导体晶片的第一金属化层(金属1)相同的层上,并包括底部和侧壁。亚光刻孔穿过所述非亚光刻过孔的所述底部形成并延伸至掩埋导电材料。用导电非相变材料填充所述亚光刻孔。此外,在所述非亚光刻过孔内沉积相变材料。
-
公开(公告)号:CN101228634B
公开(公告)日:2010-06-02
申请号:CN200680027090.7
申请日:2006-07-21
Applicant: 国际商业机器公司
CPC classification number: H01L29/785 , H01L29/42384 , H01L29/66795 , H01L29/78615 , H01L29/78687
Abstract: 一种场效应晶体管(FET)以及形成所述FET的方法包括衬底(101);在所述衬底(103)之上的硅锗(SiGe)层(103);在所述SiGe层(103)之上并邻近所述SiGe层(103)的半导体层(105);邻近所述衬底(101)、所述SiGe层(103)、以及所述半导体层(105)的绝缘层(109a);邻近所述绝缘层(109a)的第一栅极结构对(111);以及在所述绝缘层(109a)之上的第二栅极结构(113)。优选地,所述绝缘层(109a)邻近所述SiGe层(103)的侧表面和所述半导体层(105)的上表面、所述半导体层(105)的下表面、以及所述半导体层(105)的侧表面。优选地,所述SiGe层(103)包括碳。优选地,所述第一栅极结构对(111)基本上相对于所述第二栅极结构(113)是横向的。此外,优选通过所述绝缘层(109a)包围所述第一栅极结构对(111)。
-
公开(公告)号:CN102667826B
公开(公告)日:2015-03-18
申请号:CN201080051985.0
申请日:2010-08-25
Applicant: 国际商业机器公司
CPC classification number: G06N3/0635 , G11C11/54 , G11C13/0002 , H01L27/285
Abstract: 一种仿神经电路包括:第一场效应晶体管,处于在所述第一场效应晶体管的第一栅极和第一漏极之间建立电连接的第一二极管配置。所述仿神经电路还包括:第二场效应晶体管,处于在所述第二场效应晶体管的第二栅极和第二漏极之间建立电连接的第二二极管配置。所述仿神经电路还包括:可变电阻材料,电连接到所述第一漏极和所述第二漏极二者,其中所述可变电阻材料提供可编程电阻值。所述仿神经电路附加地包括:第一结,电连接到所述可变电阻材料并提供到神经元电路的输出的第一连接点;以及第二结,电连接到所述可变电阻材料并提供到所述神经元电路的所述输出的第二连接点。
-
公开(公告)号:CN101140931B
公开(公告)日:2011-04-06
申请号:CN200710146550.4
申请日:2007-08-20
Applicant: 国际商业机器公司
IPC: H01L27/088 , H01L21/308 , H01L21/8234
CPC classification number: H01L21/823487 , H01L27/088
Abstract: 垂直场效应晶体管半导体结构和制造垂直场效应晶体管半导体结构的方法提供半导体柱的阵列。半导体柱的阵列中的每个半导体柱的每个垂直部分具有大于与邻近半导体柱的分离距离的线宽。可选地,阵列包括具有不同线宽的半导体柱,可选地在上述线宽和分离距离限定的范围中。制造半导体柱的阵列的方法使用在使用作为蚀刻掩模之前环形增加至少一层隔离层的最小光刻尺寸的柱掩模层。
-
公开(公告)号:CN100442500C
公开(公告)日:2008-12-10
申请号:CN200510108264.X
申请日:2005-10-08
Applicant: 国际商业机器公司
IPC: H01L23/525 , H01L23/58 , H01L27/00 , H01L21/768 , H01L21/82 , G11C17/14 , G11C17/16
Abstract: 一种形成反熔丝的方法,其中形成材料层,然后将材料层构图为鳍片。将鳍片的中心部分转换成基本不导电的区域,并将鳍片的端部转换成导体。将鳍片的中心部分转换成绝缘体的工艺允许在高于预定温度的温度下加热鳍片的工艺,以将绝缘体转换成导体。从而,利用加热工艺可以选择性地将鳍片型结构从绝缘体转换成永久导体。
-
公开(公告)号:CN1758434A
公开(公告)日:2006-04-12
申请号:CN200510108264.X
申请日:2005-10-08
Applicant: 国际商业机器公司
IPC: H01L23/525 , H01L23/58 , H01L27/00 , H01L21/768 , H01L21/82 , G11C17/14 , G11C17/16
CPC classification number: H01L23/5252 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 一种形成反熔丝的方法,其中形成材料层,然后将材料层构图为鳍片。将鳍片的中心部分转换成基本不导电的区域,并将鳍片的端部转换成导体。将鳍片的中心部分转换成绝缘体的工艺允许在高于预定温度的温度下加热鳍片的工艺,以将绝缘体转换成导体。从而,利用加热工艺可以选择性地将鳍片型结构从绝缘体转换成永久导体。
-
-
-
-
-
-
-
-