通过旋转堆叠组装芯片
    1.
    发明公开

    公开(公告)号:CN113348546A

    公开(公告)日:2021-09-03

    申请号:CN202080009707.2

    申请日:2020-01-13

    Abstract: 公开了一种组装多个芯片的技术。制备多个芯片层,每个芯片层包括至少一个芯片块。每个芯片块包括多个被分配相同功能的电极。多个芯片层依次旋转堆叠,以便配置重叠芯片块的至少一个叠层。每个叠层保持多组在水平面内具有位移的垂直布置的电极。对于至少一组,至少部分地在多个芯片层内形成通孔,以便暴露所述组中垂直布置的电极表面。所述通孔填充有导电材料。

    底部填充真空工艺
    2.
    发明公开

    公开(公告)号:CN118369751A

    公开(公告)日:2024-07-19

    申请号:CN202280080612.9

    申请日:2022-08-29

    Abstract: 一种电子器件,通过在结合到支撑基板的集成电路(IC)芯片的周边周围分配底部填充材料而形成。空隙存在于所述底部填充材料中,所述底部填充材料存在于所述IC芯片和所述支撑基板之间。开口穿过IC芯片和支撑基板中的至少一个而存在,与空隙连通。通过穿过IC芯片而存在的开口,可以将真空施加到空隙,以将空隙的尺寸减小到第一体积。用密封板密封穿过IC芯片而存在的开口。在密封开口之后固化底部填充材料,以将空隙减小到至少第二体积,该第二体积小于第一体积。

    防止材料注入的材料滴落

    公开(公告)号:CN113767457A

    公开(公告)日:2021-12-07

    申请号:CN202080032904.6

    申请日:2020-05-04

    Abstract: 公开了一种用于注入材料的注入设备。注入装置包括用于储存材料的罐。注入装置进一步包括头主体,该头主体具有用于接触基底的表面和开口部分,该开口部分在表面处开口以用于排出与罐流体连通的材料。注入装置进一步包括连接至开口部的构件,其中,构件允许气体流入和流出开口部。

    具有柱形凸点和注模焊料的高纵横比焊料凸点以及与焊料凸点连接的倒装芯片的制造方法

    公开(公告)号:CN111279473A

    公开(公告)日:2020-06-12

    申请号:CN201880069760.4

    申请日:2018-10-26

    Abstract: 公开了一种在衬底(110)上制造凸点(120)的技术。制备衬底(110),该衬底包括在其表面上形成的一组焊盘(112)。在衬底(110)的每个焊盘(112)上形成凸点基部(126)。每个凸点基部(126)具有从相应的焊盘(112)向外延伸的尖端(126b)。在衬底(110)上构图抗蚀剂层(130)以具有穿过抗蚀剂层(130)的一组孔(130a)。每个孔(130a)与相应的焊盘(112)对准并且具有被配置为围绕形成在相应的焊盘(112)上的凸点基部(126)的尖端(126b)的空间。用导电材料(124)填充抗蚀剂层(130)中的一组孔(130a)以在衬底(110)上形成一组凸点(120)。从衬底(110)上剥离抗蚀剂层(130)而留下一组凸点(120)。

    防止材料注入的材料滴落

    公开(公告)号:CN113767457B

    公开(公告)日:2025-05-09

    申请号:CN202080032904.6

    申请日:2020-05-04

    Abstract: 公开了一种用于注入材料的注入设备。注入装置包括用于储存材料的罐。注入装置进一步包括头主体,该头主体具有用于接触基底的表面和开口部分,该开口部分在表面处开口以用于排出与罐流体连通的材料。注入装置进一步包括连接至开口部的构件,其中,构件允许气体流入和流出开口部。

    通过桥芯片实现芯片之间的互连
    10.
    发明公开

    公开(公告)号:CN117652020A

    公开(公告)日:2024-03-05

    申请号:CN202280050589.9

    申请日:2022-08-11

    Abstract: 一种制造桥接多芯片组件结构(150)的方法包括提供载体基板(300)。该方法还包括将多个芯片(100)以预定布局布置在载体基板(300)上。每个芯片(100)具有前表面(102),该前表面(102)包括形成在其上的一组端子(108)。该方法还包括在多个芯片(100)之间以及在载体基板(300)上沉积模制材料(310)。该方法还包括从通过模制材料(310)固定的多个芯片(100)去除载体基板(300)。该方法还包括将桥芯片(120)接合到由模制材料(310)固定的多个芯片(100)中的至少两个芯片(100A,100B)的对应端子组(108)。

Patent Agency Ranking