公开(公告)号：CN1706027A

公开(公告)日：2005-12-07

申请号：CN200380101541.3

申请日：2003-10-10

Applicant: 因芬尼昂技术股份公司

Inventor： R·布雷德洛 ,  J·哈特维奇 ,  C·帕查 ,  W·雷斯纳 ,  T·舒尔滋

IPC: H01L21/02 ,  H01L27/12 ,  H01L21/8242 ,  H01L27/108

CPC classification number: H01L29/785 ,  H01L21/845 ,  H01L27/0629 ,  H01L27/108 ,  H01L27/10805 ,  H01L27/10823 ,  H01L27/10826 ,  H01L27/1085 ,  H01L27/10873 ,  H01L27/10876 ,  H01L27/10879 ,  H01L27/1211 ,  H01L27/13 ,  H01L28/60 ,  H01L29/66795

Abstract: 本案提供一集成电路装置(120)的详细说明以及其它细节，所述的集成电路装置包含一晶体管(122)，较佳者为一所谓的FinFET，以及一电容器(124)。所述的电容器(124)的底部电极于一SOI基板上与所述的晶体管(122)的一信道区域设置在一起。所述的电路装置(120)可以简单的制造而且具有显著的电子特性。

公开(公告)号：CN101286517B

公开(公告)日：2011-04-27

申请号：CN200810100510.0

申请日：2003-10-10

Applicant: 因芬尼昂技术股份公司

Inventor： R·布雷德洛 ,  J·哈特维奇 ,  C·帕查 ,  W·雷斯纳 ,  T·舒尔滋

IPC: H01L27/12 ,  H01L27/06 ,  H01L27/108 ,  H01L27/115 ,  H01L21/84 ,  H01L21/822 ,  H01L21/8242 ,  H01L21/8247

CPC classification number: H01L29/785 ,  H01L21/845 ,  H01L27/0629 ,  H01L27/108 ,  H01L27/10805 ,  H01L27/10823 ,  H01L27/10826 ,  H01L27/1085 ,  H01L27/10873 ,  H01L27/10876 ,  H01L27/10879 ,  H01L27/1211 ,  H01L27/13 ,  H01L28/60 ,  H01L29/66795

Abstract: 本发明提供一集成电路装置(120)的详细说明以及其它细节，所述的集成电路装置包含一晶体管(122)，最好为一所谓的FinFET，以及一电容器(124)。所述的电容器(124)的底部电极于一SOI基板上与所述的晶体管(122)的一沟道区域设置在一起。所述的电路装置(120)可以简单的制造而且具有显著的电子特性。

公开(公告)号：CN101286517A

公开(公告)日：2008-10-15

申请号：CN200810100510.0

申请日：2003-10-10

Applicant: 因芬尼昂技术股份公司

Inventor： R·布雷德洛 ,  J·哈特维奇 ,  C·帕查 ,  W·雷斯纳 ,  T·舒尔滋

IPC: H01L27/12 ,  H01L27/06 ,  H01L27/108 ,  H01L27/115 ,  H01L21/84 ,  H01L21/822 ,  H01L21/8242 ,  H01L21/8247

CPC classification number: H01L29/785 ,  H01L21/845 ,  H01L27/0629 ,  H01L27/108 ,  H01L27/10805 ,  H01L27/10823 ,  H01L27/10826 ,  H01L27/1085 ,  H01L27/10873 ,  H01L27/10876 ,  H01L27/10879 ,  H01L27/1211 ,  H01L27/13 ,  H01L28/60 ,  H01L29/66795

Abstract: 本发明提供一集成电路装置(120)的详细说明以及其它细节，所述的集成电路装置包含一晶体管(122)，最好为一所谓的FinFET，以及一电容器(124)。所述的电容器(124)的底部电极于一SOI基板上与所述的晶体管(122)的一沟道区域设置在一起。所述的电路装置(120)可以简单的制造而且具有显著的电子特性。

公开(公告)号：CN100468621C

公开(公告)日：2009-03-11

申请号：CN200380101541.3

申请日：2003-10-10

Applicant: 因芬尼昂技术股份公司

Inventor： R·布雷德洛 ,  J·哈特维奇 ,  C·帕查 ,  W·雷斯纳 ,  T·舒尔滋

IPC: H01L21/02 ,  H01L27/12 ,  H01L21/8242 ,  H01L27/108

CPC classification number: H01L29/785 ,  H01L21/845 ,  H01L27/0629 ,  H01L27/108 ,  H01L27/10805 ,  H01L27/10823 ,  H01L27/10826 ,  H01L27/1085 ,  H01L27/10873 ,  H01L27/10876 ,  H01L27/10879 ,  H01L27/1211 ,  H01L27/13 ,  H01L28/60 ,  H01L29/66795

Abstract: 本案提供一集成电路装置(120)的详细说明以及其它细节，所述的集成电路装置包含一晶体管(122)，较佳者为一所谓的FinFET，以及一电容器(124)。所述的电容器(124)的底部电极于一SOI基板上与所述的晶体管(122)的一沟道区域设置在一起。所述的电路装置(120)可以简单的制造而且具有显著的电子特性。

公开(公告)号：CN1682372A

公开(公告)日：2005-10-12

申请号：CN03821239.0

申请日：2003-08-21

Applicant: 因芬尼昂技术股份公司

Inventor： F·霍夫曼恩 ,  T·舒尔滋 ,  M·斯佩奇特

IPC: H01L27/115 ,  H01L21/8246

CPC classification number: H01L27/11568 ,  H01L27/115 ,  H01L29/66833 ,  H01L29/785 ,  H01L29/792

Abstract: 本发明涉及一种半导体存储器，其具有由半导体材料制成的多个鳍形物(FIN)，其彼此分离且有多个信道区域与接触区域(S/D)形成于各鳍形物(FIN)中；多个字线(WL)；多个储存层(14)，至少一储存层(14)是排列在各信道区域与该字线(WL)间；以及多个位线(BL)。其中，第一位线部分(22)的纵轴与一第一位线方向((BL1))平行而第二位线部分(24)的纵轴与一第二位线方向((BL2))平行，该第二位线方向((BL2))相对于该第一位线方向((BL1))而旋转；以及各位线(BL)电性连接至多个接触区域(S/D)，在连接至一位线(BL)的同一鳍形物(FIN)的两接触区域(S/D)间有一未连接至此一位线(BL)的接触区域(S/D)。

公开(公告)号：CN100557803C

公开(公告)日：2009-11-04

申请号：CN200380101668.5

申请日：2003-10-10

Applicant: 因芬尼昂技术股份公司

Inventor： R·布雷德洛 ,  J·哈特维奇 ,  C·帕查 ,  W·雷斯纳 ,  T·舒尔滋

IPC: H01L27/12 ,  H01L21/84

CPC classification number: H01L27/1085 ,  H01L21/84 ,  H01L27/10805 ,  H01L27/1203

Abstract: 本发明说明了一种集成电路装置(140)，尤其是一种含有一较佳平面式晶体管(142)与一电容器(144)的集成电路装置(140)，该电容器(144)的底部电极与该晶体管(142)的一沟道区域共同排列在一SOI基板中，该电路装置(140)易于制造且具有绝佳的电子特性。

公开(公告)号：CN100435338C

公开(公告)日：2008-11-19

申请号：CN03821239.0

申请日：2003-08-21

Applicant: 因芬尼昂技术股份公司

Inventor： F·霍夫曼恩 ,  T·舒尔滋 ,  M·斯佩奇特

IPC: H01L27/115 ,  H01L27/105 ,  H01L21/8247 ,  H01L21/8246

CPC classification number: H01L27/11568 ,  H01L27/115 ,  H01L29/66833 ,  H01L29/785 ,  H01L29/792

Abstract: 本发明涉及一种半导体存储器，其具有由半导体材料制成的多个鳍形物(FIN)，其彼此分离且有多个信道区域与接触区域(S/D)形成于各鳍形物(FIN)中；多个字线(WL)；多个储存层(14)，至少一储存层(14)是排列在各信道区域与该字线(WL)间；以及多个位线(BL)。其中，第一位线部分(22)的纵轴与一第一位线方向((BL1))平行而第二位线部分(24)的纵轴与一第二位线方向((BL2))平行，该第二位线方向((BL2))相对于该第一位线方向((BL1))而旋转；以及各位线(BL)电性连接至多个接触区域(S/D)，在连接至一位线(BL)的同一鳍形物(FIN)的两接触区域(S/D)间有一未连接至此一位线(BL)的接触区域(S/D)。

公开(公告)号：CN1706045A

公开(公告)日：2005-12-07

申请号：CN200380101668.5

申请日：2003-10-10

Applicant: 因芬尼昂技术股份公司

Inventor： R·布雷德洛 ,  J·哈特维奇 ,  C·帕查 ,  W·雷斯纳 ,  T·舒尔滋

IPC: H01L27/12 ,  H01L21/84

CPC classification number: H01L27/1085 ,  H01L21/84 ,  H01L27/10805 ,  H01L27/1203

Abstract: 本发明说明了一种集成电路装置(140)，尤其是一种含有一较佳平面式晶体管(142)与一电容器(144)的集成电路装置(140)，该电容器(144)的底部电极与该晶体管(142)的一信道区域共同排列在一SOI基板中，该电路装置(140)易于制造且具有绝佳的电子特性。