-
公开(公告)号：CN118707289A
公开(公告)日：2024-09-27
申请号：CN202311438808.3
申请日：2023-10-31
申请人： 上海合芯数字科技有限公司 , 合芯科技有限公司
IPC分类号： G01R31/28
摘要： 本申请涉及一种芯片调试模组、装置及系统。芯片调试模组包括：至少一探针组件，用于与待调试芯片连接，按照待调试芯片运行频率对应的周期采集待调试芯片运行产生的原始信号，并根据原始信号生成测试报文；数据转换组件，分别与探针组件、上位机连接，用于接收探针组件发送的测试报文，并将测试报文转发至上位机，以指示上位机根据测试报文按照周期还原待调试芯片的运行信息。本申请采用非侵入的方式且按照待调试芯片运行频率对应的周期采集待调试芯片的原始信号，不破坏待调试芯片的原代码，提高了芯片调试的效率和准确度。
-
公开(公告)号：CN117234591B
公开(公告)日：2024-04-16
申请号：CN202311137115.0
申请日：2023-09-04
申请人： 上海合芯数字科技有限公司 , 合芯科技有限公司
IPC分类号： G06F9/30
摘要： 本申请提供一种指令验证方法、系统、设备、介质及产品。该方法包括：激励发生器向待测缓存和缓存模型发送激励；激励是根据预设的激励发送条件和激励类型，基于Power指令集的larx指令和stcx指令生成；待测缓存响应激励，执行处理得到第一处理结果；以及，信息采集器从待测缓存中采集获得第一处理结果，发送至结果比较器；缓存模型响应激励，执行处理得到第二处理结果，并将第二处理结果发送至结果比较器；结果比较器检测第一处理结果和第二处理结果是否一致，若一致，则判定验证成功；若不一致，则判定验证失败。本申请的方案，能够全面有效地验证指令在缓存中的行为。
-
公开(公告)号：CN117687598A
公开(公告)日：2024-03-12
申请号：CN202311762671.7
申请日：2023-12-19
申请人： 上海合芯数字科技有限公司 , 合芯科技有限公司
摘要： 本申请涉及一种多项式乘加处理电路和芯片。所述多项式乘加处理电路包括：获取模块，用于获取待处理的两个目标数据；处理模块，至少包括按位与单元以及包括第一处理单元的第二处理单元，按位与单元用于根据两个目标数据生成按位与结果，第一处理单元用于根据第一操作指令和按位与结果生成第一位宽类型的第一异或结果，第二处理单元用于根据第二操作指令、按位与结果和第一异或结果，生成第二位宽类型的第二异或结果；生成模块，用于根据接收的多个类型使能信号、第一异或结果和第二异或结果生成两个目标数据的目标结果。本申请能够减少逻辑电路资源的占用，提高多项式乘加的处理速度。
-
公开(公告)号：CN117687598B
公开(公告)日：2024-08-09
申请号：CN202311762671.7
申请日：2023-12-19
申请人： 上海合芯数字科技有限公司 , 合芯科技有限公司
摘要： 本申请涉及一种多项式乘加处理电路和芯片。所述多项式乘加处理电路包括：获取模块，用于获取待处理的两个目标数据；处理模块，至少包括按位与单元以及包括第一处理单元的第二处理单元，按位与单元用于根据两个目标数据生成按位与结果，第一处理单元用于根据第一操作指令和按位与结果生成第一位宽类型的第一异或结果，第二处理单元用于根据第二操作指令、按位与结果和第一异或结果，生成第二位宽类型的第二异或结果；生成模块，用于根据接收的多个类型使能信号、第一异或结果和第二异或结果生成两个目标数据的目标结果。本申请能够减少逻辑电路资源的占用，提高多项式乘加的处理速度。
-
公开(公告)号：CN117852484A
公开(公告)日：2024-04-09
申请号：CN202410102821.X
申请日：2024-01-24
申请人： 上海合芯数字科技有限公司 , 合芯科技有限公司
IPC分类号： G06F30/392 , G06F30/394
摘要： 本发明提供一种功耗预测模型构建方法、功耗预测方法、装置及终端，通过基于处理器硬件电路设计开发所需的RTL代码和对应的测试向量集，建立处理器硬件电路设计开发的各阶段之间的功耗数据关系构建功耗预测模型，以供根据综合阶段的第一功耗数据，预测获得布局布线阶段的第二功耗数据以及流片回测阶段的第三功耗数据。本发明通过构建映射系数来表达不同阶段处理器硬件的功耗水平，提供了处理器设计开发各个阶段的抽象等级实现一致性关系并量化的平台，可实现在设计初期准确预估最终芯片产品的功耗，并且针对不同阶段的设计无需重新搭建测试功耗平台，还不会因功耗限制而约束芯片的最大性能。
-
公开(公告)号：CN116627426B
公开(公告)日：2023-11-24
申请号：CN202310620173.2
申请日：2023-05-29
申请人： 合芯科技有限公司 , 上海合芯数字科技有限公司
摘要： 本申请属于计算机技术领域，公开了一种硬件描述语言增量编译方法及装置，该方法包括：步骤S1，接收用户输入代码，将用户输入代码分别与热点代码区块和新代码区块进行对比，得到对比结果和用户输入代码中的无匹配部分；步骤S2，根据对比结果将新代码区块中的无修改部分移入热点代码区块中，将无匹配部分和热点代码区块中的修改部分移入新代码区块中；步骤S3，对新代码区块重新编译，得到增量数据库并将其合并到当前数据库。本申请能够大大减少了编译的迭代次数和仿真所需的时间，缩短模块的开发时间。
-
公开(公告)号：CN116644008B
公开(公告)日：2023-12-15
申请号：CN202310721710.2
申请日：2023-06-16
申请人： 合芯科技有限公司 , 上海合芯数字科技有限公司
IPC分类号： G06F12/12 , G06F12/121 , G06F12/0802
摘要： 本申请属于缓存技术领域，公开了一种缓存替换控制方法及装置；该方法包括：步骤S1，接收缓存替换请求，并获取寄存器信息；步骤S2，基于缓存替换请求和寄存器信息运行若干个缓存替换模式，得到若干个替换结果；步骤S3，若替换结果的数量大于预设数值，则根据预设的模式优先级对各替换结果进行覆盖，得到目标替换结果。本申请能够提高缓存替换控制单元中产生的缓存替换结果的可靠性。
-
公开(公告)号：CN116627426A
公开(公告)日：2023-08-22
申请号：CN202310620173.2
申请日：2023-05-29
申请人： 合芯科技有限公司 , 上海合芯数字科技有限公司
摘要： 本申请属于计算机技术领域，公开了一种硬件描述语言增量编译方法及装置，该方法包括：步骤S1，接收用户输入代码，将用户输入代码分别与热点代码区块和新代码区块进行对比，得到对比结果和用户输入代码中的无匹配部分；步骤S2，根据对比结果将新代码区块中的无修改部分移入热点代码区块中，将无匹配部分和热点代码区块中的修改部分移入新代码区块中；步骤S3，对新代码区块重新编译，得到增量数据库并将其合并到当前数据库。本申请能够大大减少了编译的迭代次数和仿真所需的时间，缩短模块的开发时间。
-
公开(公告)号：CN116701246B
公开(公告)日：2024-05-07
申请号：CN202310587200.0
申请日：2023-05-23
申请人： 合芯科技有限公司 , 上海合芯数字科技有限公司
IPC分类号： G06F12/0831
摘要： 本申请属于缓存技术领域，公开了一种提升缓存带宽的方法、装置、设备及存储介质，该方法应用于缓存微结构中，该方法包括：步骤S1，接收新请求，并获取新请求的命中情况；步骤S2，基于命中情况和新请求确定执行条件；步骤S3，将新请求与缓存微结构中的旧请求进行地址对比，得到对比结果；若对比结果满足执行条件，则执行新请求。本申请可以提高缓存的并行处理能力，使得每个请求从进入缓存到被分发到并行处理状态机中执行的延时更小、单位时间内工作的并行处理状态机的个数更多，从而提升缓存整体的带宽和吞吐量。
-
公开(公告)号：CN117234591A
公开(公告)日：2023-12-15
申请号：CN202311137115.0
申请日：2023-09-04
申请人： 上海合芯数字科技有限公司 , 合芯科技有限公司
IPC分类号： G06F9/30
摘要： 本申请提供一种指令验证方法、系统、设备、介质及产品。该方法包括：激励发生器向待测缓存和缓存模型发送激励；激励是根据预设的激励发送条件和激励类型，基于Power指令集的larx指令和stcx指令生成；待测缓存响应激励，执行处理得到第一处理结果；以及，信息采集器从待测缓存中采集获得第一处理结果，发送至结果比较器；缓存模型响应激励，执行处理得到第二处理结果，并将第二处理结果发送至结果比较器；结果比较器检测第一处理结果和第二处理结果是否一致，若一致，则判定验证成功；若不一致，则判定验证失败。本申请的方案，能够全面有效地验证指令在缓存中的行为。
-
-
-
-
-
-
-
-
-
搜索结果
41 条记录 (耗时 0.046 秒)
