公开(公告)号：CN111684426B

公开(公告)日：2024-11-05

申请号：CN201880088614.6

申请日：2018-09-19

申请人： 超威半导体公司

发明人： 本杰明·特西恩 ,  布赖恩·P·布鲁萨尔 ,  维德希亚纳坦·卡利亚纳孙达拉姆

IPC分类号： G06F12/0831 ,  G06F1/3296 ,  G06F13/26 ,  G06F1/3234

摘要： 公开了用于对多节点计算系统执行高效功率管理的各种系统、装置和方法。一种包括多个节点的计算系统利用非一致存储器访问(NUMA)架构。第一节点从第二节点接收广播探测。所述第一节点针对所掉电第三节点伪装未命中响应，所述未命中响应防止所述第三节点响应于所述广播探测而唤醒。在掉电之前，所述第三节点冲洗其探测过滤器和高速缓存，并且用所接收脏高速缓存线来更新其系统存储器。所述计算系统包括主节点，所述主节点用于存储用于仲裁中断的所述计算系统中的多个内核的中断优先级。所述内核存储所述计算系统中的每个内核的固定中断标识符的指示。由内核用点对点单播消息而非广播消息来处理仲裁中断和固定中断。

公开(公告)号：CN118711628A

公开(公告)日：2024-09-27

申请号：CN202410738292.2

申请日：2024-06-07

申请人： 深圳牛学长科技有限公司

发明人： 李根

IPC分类号： G11C7/16 ,  G06F3/16 ,  G06F12/0831 ,  G06F12/02 ,  G10L17/04

摘要： 本发明公开了基于音频缓存模型的音频处理方法、装置及相关介质，该方法包括为多个输入声道创建对应的多个延迟总线；根据不同音频处理单元的声道数需求，将各音频处理单元链接对应延迟总线上；当延迟总线接收到对应的输入声道当前的音频输入源时，判断是否有空的内存块，若是，则将当前的音频输入源填充至对应内存块中，若否，则将最早存入内存块的音频输入源移除，并将当前的音频输入源填充至对应内存块中；通过延迟总线链接的音频处理单元对内存块中的音频输入源进行音频处理，得到音频处理结果并输出。本发明利用延迟总线接收音频输入源并通过音频处理单元对内存块中的音频输入源进行音频处理，如此，大大提高对音频处理的通用性和兼容性。

公开(公告)号：CN118626433A

公开(公告)日：2024-09-10

申请号：CN202410498164.5

申请日：2024-04-24

申请人： 东莞野火科技有限公司

发明人： 刘火良 ,  张海良

IPC分类号： G06F15/78 ,  G06F13/28 ,  G06F13/24 ,  G06F13/16 ,  G06F12/0831 ,  H04L9/40

摘要： 本发明公开了一种用于高速贴片机运动控制的安全高速的工业通信方法，设置有协议应用层、协议解析层、设备抽象层和硬件BSP层，协议应用层、协议解析层、设备抽象层和硬件BSP层，各个层级之间充分解耦以实现增强软件的健壮性和可维护性，基于对现代微处理器的FIFO、DMA、空闲中断等丰富外设的充分利用，用消息包作为通信数据的最小单元，替代传统的逐个字节读取的方式，能够以一种高效的通信方式完成运动控制单元中多机之间的高速通信，替代传统的Modbus通信协议来解决传统的Modbus工业通信协议软件带来的通信效率低、安全性差的问题，进而提高贴片机的贴装速度。

公开(公告)号：CN112136118B

公开(公告)日：2024-09-10

申请号：CN201980029863.2

申请日：2019-05-02

申请人： ARM有限公司

发明人： 潘尼德拉·库马尔·马纳瓦 ,  布鲁斯·詹姆斯·梅休森 ,  詹姆师德·加拉 ,  图沙尔·P·兰格

IPC分类号： G06F12/0831 ,  G06F12/0813 ,  G06F12/0817

摘要： 在包括经由相干互连而耦合的一个或多个请求节点和主节点的数据处理网络中，请求节点请求来自主节点的数据。请求的数据经由互连以多个数据节拍发送到请求节点，其中在第一时间接收多个数据节拍中的第一数据节拍，并且在第二时间接收最后数据节拍。响应于接收到第一数据节拍，请求节点将确认消息发送到主节点。在接收到确认消息时，主节点释放分配给读取事务的资源。另外，主节点被配置为允许在请求节点已经接收到请求的数据的所有节拍之前将针对请求节点的数据的监听请求发送到请求节点。

公开(公告)号：CN118202336A

公开(公告)日：2024-06-14

申请号：CN202280071365.6

申请日：2022-02-07

申请人： 华为云计算技术有限公司

发明人： 伊戈尔.沙夫兰 ,  伊加尔·科曼 ,  阿米特·格兰德 ,  奥默·齐尔伯格

IPC分类号： G06F12/0831 ,  G06F12/1081 ,  G06F13/28 ,  G06F12/0871

摘要： 提供了一种用于在客户端节点中存储本地内存映射表的内存控制器，并且所述内存控制器连接到一个或多个存储节点，其中，每个存储节点包括物理内存，并且所述控制节点包括中央内存映射表，所述中央内存映射表包括多个客户端节点的本地内存映射。所述内存控制器用于：从所述应用程序接收对逻辑地址的内存请求；确定所述逻辑地址是否在所述本地内存映射表中；如果所述逻辑地址在所述本地内存映射表中，则根据所述本地内存映射表执行所述内存请求；如果所述逻辑地址不在所述本地内存映射表中，则将对所述逻辑地址的对应内存请求传输到所述控制节点。所述内存控制器从所述控制器接收响应，并相应地更新所述本地内存映射表。所述内存控制器在存储技术的各种计算节点上提供高效和有效的共享持久内存体验。

公开(公告)号：CN118132458A

公开(公告)日：2024-06-04

申请号：CN202410172102.5

申请日：2024-02-06

申请人： 超聚变数字技术有限公司

发明人： 赵禹

IPC分类号： G06F12/06 ,  G06F12/0831 ,  G06F13/42

摘要： 本申请提供一种MMIO地址资源分配方法、MMIO地址资源分配装置、计算设备和计算机可读存储介质。方法包括：通过带外控制器获取与计算设备相连接的PCIE设备的设备信息；基于预设列表，获取PCIE设备的设备信息对应的MMIO地址资源信息，预设列表指示了设备信息与MMIO地址资源信息的对应关系；根据MMIO地址资源信息，确定为PCIE设备分配的MMIO地址资源。根据本申请，能够实现MMIO地址资源的动态分配，防止资源不足或资源浪费。

公开(公告)号：CN115176237B

公开(公告)日：2024-05-28

申请号：CN202180015325.5

申请日：2021-02-12

申请人： 斯法夫股份有限公司

发明人： 约翰·英戈尔斯 ,  韦斯利·韦伦·特普斯特拉 ,  亨利·库克

IPC分类号： G06F12/0837 ,  G06F12/0831

摘要： 描述的是一种实现混合回写和透写的数据高速缓存。处理系统包括存储器、存储器控制器和处理器。该处理器包括包含有高速缓存行的数据高速缓存、写缓冲器和存储队列。该存储队列在命中高速缓存行最初处于至少共享一致性状态时将数据写入到命中高速缓存行和写缓冲器中分配的条目，导致命中高速缓存行处于带有数据的共享一致性状态并且分配的条目处于带有数据的已修改一致性状态。写缓冲器请求并且存储器控制器基于跟踪的一致性状态来将命中高速缓存行升级到带有数据的已修改一致性状态。写缓冲器在升级后使数据引退。数据高速缓存对于定义事件将数据回写到存储器。

公开(公告)号：CN114489306B

公开(公告)日：2024-05-10

申请号：CN202210144973.7

申请日：2016-06-14

申请人： 英特尔公司

发明人： A·詹德勒 ,  L·诺瓦克夫斯基 ,  K·V·西斯特拉 ,  V·加格 ,  D·穆拉 ,  A·V·乔保尔 ,  E·G·哈尔诺尔 ,  K·C·威尔

IPC分类号： G06F1/3203 ,  G06F1/3237 ,  G06F1/324 ,  G06F1/329 ,  G06F1/3293 ,  G06F9/38 ,  G06F12/0831 ,  G06F15/78

摘要： 本申请公开了遮蔽处理器的核的功率状态。在一个实施例中，处理器包括用于执行指令的核以及耦合到该核的核周边逻辑。核周边逻辑可包括耦合到核的结构接口逻辑。进而，结构接口逻辑可包括第一存储，用于在核处于低功率状态时存储核的状态信息，并且使在核与非核之间耦合的管芯间互连在核进入低功率状态期间能被维持在活跃状态。描述了其他实施例并要求它们的权利。

公开(公告)号：CN117951043A

公开(公告)日：2024-04-30

申请号：CN202310551812.4

申请日：2023-05-16

申请人： 谷歌有限责任公司

发明人： 利兰·菲谢尔 ,  大卫·达扬

IPC分类号： G06F12/0811 ,  G06F12/0831 ,  G06F12/084 ,  G06F12/0842

摘要： 一种动态控制共享数据的一致性点或串行化点的系统，包括多个处理引擎和共享通信路径，该多个处理引擎被分组成多个单独的集群，该共享通信路径将所述多个集群中的每一个集群彼此通信地连接。每个相应的集群包括由相应的集群的处理引擎共享的内存，内存中的每个数据单元被分配给负责维护权威副本的单个所有者集群和永久负责分配所有者集群责任的单个管理者集群。每个相应的集群还包括控制器，该控制器被配置为接收数据请求，跟踪相应的集群的管理者状态和所有权状态中的每一个，并且至少部分地基于相应的集群的所跟踪的所有权和管理者状态来控制对于数据的相应单元的所有权状态改变。

公开(公告)号：CN112640342B

公开(公告)日：2024-02-02

申请号：CN201980055935.0

申请日：2019-08-28

申请人： ARM有限公司

发明人： 徐政 ,  詹姆师德·加拉

IPC分类号： H04L1/18 ,  G06F12/0831 ,  G06F13/36 ,  H04L1/00

摘要： 一种容错数据处理网络包括通过互连电路相互耦合的若干个节点。这些节点的微体系结构被配置用于经由互连电路发送和接收消息。在操作中，第一请求节点向归属节点发送读取请求。作为响应，归属节点发起请求的数据向第一请求节点的传输。当第一请求节点检测到发生了出错时，其向第一归属节点发送否定确认消息。作为响应，归属节点再次发起请求的数据向第一请求节点的传输。请求的数据可被从第二请求节点的本地缓存传输或者在被从存储器取回之后被从属节点传输。数据可经由归属节点被传输到第一请求节点或者经由互连被直接传输到第一请求