集成电路封装件及其形成方法

    公开(公告)号:CN109817595A

    公开(公告)日:2019-05-28

    申请号:CN201810438653.6

    申请日:2018-05-09

    Abstract: 本发明实施例提供了一种集成电路封装件及其形成方法。一种方法包括在载体上方形成第一再分布层,第一再分布层包括接触焊盘和接合焊盘。在接触焊盘上方形成导电柱。使用焊料接头将集成电路管芯的背面附接至接合焊盘。沿着导电柱的侧壁和集成电路管芯的侧壁形成密封剂,集成电路管芯的正面与密封剂的最顶面和导电柱的最顶面大致齐平。在集成电路管芯的正面、密封剂的最顶面和导电柱的最顶面上方形成第二再分布层。

    半导体结构
    4.
    发明公开
    半导体结构 审中-实审

    公开(公告)号:CN114823610A

    公开(公告)日:2022-07-29

    申请号:CN202210469408.8

    申请日:2018-05-09

    Abstract: 本发明实施例提供了一种半导体结构,包括:集成电路管芯,具有前侧和与前侧相对的背侧,并且具有在前侧上的多个接触部件,集成电路管芯具有位于背侧上的晶种层;密封剂;第一再分布层,包括接触焊盘和接合焊盘,位于集成电路管芯的背侧上;第一绝缘层,位于集成电路管芯的背侧上,接合焊盘介于集成电路管芯的背侧和第一绝缘层之间;焊料接头,介于晶种层与接合焊盘之间,其中,焊料接头在焊料接头与晶种层之间的界面处的宽度大于接合焊盘的宽度,并且焊料接头的宽度从焊料接头与晶种层之间的界面至焊料接头与接合焊盘之间的界面连续减小;导电通孔,延伸穿过密封剂;以及第二绝缘层,与密封剂、导电通孔和多个接触部件物理接触。

    重布线路结构
    6.
    发明授权

    公开(公告)号:CN107195618B

    公开(公告)日:2020-08-04

    申请号:CN201610757064.5

    申请日:2016-08-30

    Abstract: 一种重布线路结构,电性连接于位于其下方的至少一导体。重布线路结构包括介电层、对位标记及重布导电层。介电层覆盖导体且包括用来暴露该导体的至少一接触开口。对位标记配置在介电层上,对位标记包括位于介电层上的基部及位于基部上的凸出部,其中凸出部的最大厚度与基部的厚度的比值小于25%。重布导电层配置在介电层上,重布导电层包括导通孔,且导通孔通过接触开口电性连接至导体。

    重布线路结构
    8.
    发明公开

    公开(公告)号:CN107195618A

    公开(公告)日:2017-09-22

    申请号:CN201610757064.5

    申请日:2016-08-30

    Abstract: 一种重布线路结构,电性连接于位于其下方的至少一导体。重布线路结构包括介电层、对位标记及重布导电层。介电层覆盖导体且包括用来暴露该导体的至少一接触开口。对位标记配置在介电层上,对位标记包括位于介电层上的基部及位于基部上的凸出部,其中凸出部的最大厚度与基部的厚度的比值小于25%。重布导电层配置在介电层上,重布导电层包括导通孔,且导通孔通过接触开口电性连接至导体。

Patent Agency Ranking