公开(公告)号：CN115020405A

公开(公告)日：2022-09-06

申请号：CN202210452256.0

申请日：2022-04-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林诗哲 ,  黄柏瑜 ,  吴以雯 ,  李振铭 ,  姚佳贤 ,  王朝勋 ,  杨复凯 ,  王美匀

IPC: H01L27/088 ,  H01L21/8234 ,  H01L21/033

Abstract: 本公开涉及用于互连的形成的一次性硬掩膜。本文公开了一种互连制造方法，该方法在源极/漏极接触件形成期间在栅极结构之上使用一次性蚀刻停止硬掩模，并且在栅极接触件形成之前用电介质特征(在一些实施例中，介电常数低于一次性蚀刻停止硬掩模的电介质层的介电常数的电介质层)代替一次性蚀刻停止硬掩模。示例性器件包括接触蚀刻停止层(CESL)以及设置在栅极结构之上的电介质特征，该CESL具有被间隔分离的第一侧壁CESL部分和第二侧壁CESL部分，其中电介质特征和栅极结构填充第一侧壁CESL部分和第二侧壁CESL部分之间的间隔。电介质特征包括电介质衬里之上的体电介质。电介质衬里将体电介质与栅极结构和CESL分离。

公开(公告)号：CN114520191A

公开(公告)日：2022-05-20

申请号：CN202210036327.9

申请日：2022-01-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡忠浩 ,  黄谚钧 ,  方婷 ,  姚佳贤 ,  李振铭 ,  杨复凯 ,  王美匀

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本公开涉及半导体结构及其制造方法。提供了半导体结构和方法。根据本公开，一种半导体结构，包括：第一鳍结构和第二鳍结构，在衬底之上；第一源极/漏极特征和第二源极/漏极特征，该第一源极/漏极特征设置在第一鳍结构之上，并且该第二源极/漏极特征设置在第二鳍结构之上；电介质特征，设置在第一源极/漏极特征之上；以及接触件结构，形成在第一源极/漏极特征和第二源极/漏极特征之上。接触件结构电耦合到第二源极/漏极特征并且通过电介质特征与第一源极/漏极特征分隔开。

公开(公告)号：CN117096099A

公开(公告)日：2023-11-21

申请号：CN202310942561.2

申请日：2023-07-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡忠浩 ,  王朝勋 ,  姚佳贤 ,  薛婉容 ,  黄谚钧 ,  杨复凯 ,  王美匀

IPC: H01L21/768 ,  H01L29/78 ,  H01L23/528 ,  H01L23/532 ,  H01L27/105 ,  H01L23/522 ,  H01L21/8234 ,  H01L21/336

Abstract: 形成半导体结构的方法包括提供其上形成有源极/漏极部件和栅极结构的半导体衬底；在半导体衬底上形成层间介电层；图案化层间介电层以形成沟槽来将源极/漏极部件暴露在沟槽内；在沟槽的侧壁上形成介电衬垫；在沟槽中填充金属层；使沟槽中的金属层的部分凹进，从而在金属层中形成凹槽；以及在凹槽中再填充介电材料层。本发明的实施例还提供了半导体结构。

公开(公告)号：CN113725278A

公开(公告)日：2021-11-30

申请号：CN202110378362.4

申请日：2021-04-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄柏瑜 ,  姚佳贤 ,  杨复凯 ,  王美匀

IPC: H01L29/06 ,  H01L29/78

Abstract: 本发明实施例公开一种半导体装置与其形成方法。示例性的半导体装置包括介电层，形成于电源轨上；底部半导体层，形成于介电层上；背侧间隔物，沿着底部半导体层的侧壁；导电结构，接触介电层的侧壁与背侧间隔物的侧壁；多个通道半导体层，位于底部半导体层上，其中通道半导体层向上堆叠并彼此分开；金属栅极结构，包覆每一通道半导体层；以及外延的源极/漏极结构，接触每一通道半导体层的侧壁，其中外延的源极/漏极结构接触导电结构，且导电结构接触电源轨。

公开(公告)号：CN117096098A

公开(公告)日：2023-11-21

申请号：CN202310938758.9

申请日：2023-07-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡忠浩 ,  姚佳贤 ,  黄谚钧 ,  杨复凯 ,  王美匀

IPC: H01L21/768 ,  H01L21/8234 ,  H01L27/105 ,  H01L29/78 ,  H01L23/528 ,  H01L23/522

Abstract: 方法包括：形成设置在衬底上的第一鳍和第二鳍；在第一鳍和第二鳍上方形成栅极结构；在第一鳍上外延生长第一源极/漏极(S/D)部件，并且在第二鳍上外延生长第二S/D部件；沉积覆盖第一S/D部件和第二S/D部件的介电层；蚀刻介电层以形成暴露第一S/D部件和第二S/D部件的沟槽；在沟槽中形成从第一S/D部件延伸至第二S/D部件的金属结构；实施切割金属工艺以形成开口，开口将金属结构分成第一S/D部件上方的第一段和第二S/D部件上方的第二段；以及在开口中沉积隔离部件。隔离部件将第一段与第二段分隔开。本申请的实施例还涉及半导体器件及其制造方法。

公开(公告)号：CN113725163A

公开(公告)日：2021-11-30

申请号：CN202110717995.3

申请日：2021-06-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 方婷 ,  蔡忠浩 ,  林芮萍 ,  姚佳贤 ,  李振铭 ,  杨复凯 ,  王美匀

IPC: H01L21/8234 ,  H01L27/088

Abstract: 提供一种半导体装置的形成方法，包含接收工作件。工作件包含栅极结构；第一栅极间隔物部件；第二栅极间隔物部件；在栅极结构、第一栅极间隔物部件以及第二栅极间隔物部件上方的栅极顶部介电质部件；在第一源极/漏极区上方的第一源极/漏极部件；在第二源极/漏极区上方的第二源极/漏极部件；在第一源极/漏极部件上方的第一介电层；以及在第二源极/漏极部件上方的第二介电层。方法还包含以第一硬遮罩层取代第一介电层的顶部部分；在第二介电层被暴露的同时，在第一硬遮罩层上方形成第二硬遮罩层；蚀刻第二介电层以形成源极/漏极接触件开口并且暴露出第二源极/漏极部件；以及在第二源极/漏极部件上方形成源极/漏极接触件。