-
公开(公告)号：CN115020405A
公开(公告)日：2022-09-06
申请号：CN202210452256.0
申请日：2022-04-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234 , H01L21/033
Abstract: 本公开涉及用于互连的形成的一次性硬掩膜。本文公开了一种互连制造方法，该方法在源极/漏极接触件形成期间在栅极结构之上使用一次性蚀刻停止硬掩模，并且在栅极接触件形成之前用电介质特征(在一些实施例中，介电常数低于一次性蚀刻停止硬掩模的电介质层的介电常数的电介质层)代替一次性蚀刻停止硬掩模。示例性器件包括接触蚀刻停止层(CESL)以及设置在栅极结构之上的电介质特征，该CESL具有被间隔分离的第一侧壁CESL部分和第二侧壁CESL部分，其中电介质特征和栅极结构填充第一侧壁CESL部分和第二侧壁CESL部分之间的间隔。电介质特征包括电介质衬里之上的体电介质。电介质衬里将体电介质与栅极结构和CESL分离。
-
公开(公告)号：CN112582405B
公开(公告)日：2024-10-15
申请号：CN202011052596.1
申请日：2020-09-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 本发明的实施例涉及半导体器件及其形成方法。示例性互连结构包括设置在介电层中的第一源极/漏极接触件和第二源极/漏极接触件。第一源极/漏极接触件物理接触第一源极/漏极部件，并且第二源极/漏极接触件物理接触第二源极/漏极部件。具有第一通孔层配置的第一通孔、具有第二通孔层配置的第二通孔和具有第三通孔层配置的第三通孔设置在介电层中。第一通孔和第二通孔分别延伸至第一源极/漏极接触件和第二源极/漏极接触件并且物理接触第一源极/漏极接触件和第二源极/漏极接触件。第一通孔的第一厚度和第二通孔的第二厚度相同。第三通孔物理接触栅极结构，栅极结构设置在第一源极/漏极接触件和第二源极/漏极接触件之间。
-
公开(公告)号：CN116487387A
公开(公告)日：2023-07-25
申请号：CN202310277503.2
申请日：2023-03-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 一种半导体装置结构及其形成方法。所述半导体装置结构包括设置在基板上方的栅电极层、设置在基板上方的源极/漏极外延部件、设置在栅电极层上方的第一硬掩模层以及设置在源极/漏极外延部件上方的接触蚀刻停止层。所述结构还包括设置在接触蚀刻停止层上的第一层间介电层，以及设置在接触蚀刻停止层和第一层间介电层上的第二硬掩模层的第一经处理部分。第一硬掩模层的顶表面与第二掩模层的第一经处理部分的顶表面大抵共平面。所述结构还包括设置在第一硬掩模层和第二掩模层的第一经处理部分上的蚀刻停止层。
-
公开(公告)号：CN115020495A
公开(公告)日：2022-09-06
申请号：CN202210492122.1
申请日：2022-05-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 半导体器件结构包括形成在衬底上方的纳米结构。该结构还包括形成在纳米结构上方和周围的栅极结构。该结构还包括在纳米结构上方的栅极结构的侧壁上方形成的间隔件层。该结构还包括邻近间隔件层形成的源极/漏极外延结构。该结构还包括形成在源极/漏极外延结构上方的接触结构，以及形成在间隔件层和接触结构之间的空气间隔件。本申请的实施例还涉及用于形成半导体器件结构的方法。
-
公开(公告)号：CN112582405A
公开(公告)日：2021-03-30
申请号：CN202011052596.1
申请日：2020-09-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 本发明的实施例涉及半导体器件及其形成方法。示例性互连结构包括设置在介电层中的第一源极/漏极接触件和第二源极/漏极接触件。第一源极/漏极接触件物理接触第一源极/漏极部件，并且第二源极/漏极接触件物理接触第二源极/漏极部件。具有第一通孔层配置的第一通孔、具有第二通孔层配置的第二通孔和具有第三通孔层配置的第三通孔设置在介电层中。第一通孔和第二通孔分别延伸至第一源极/漏极接触件和第二源极/漏极接触件并且物理接触第一源极/漏极接触件和第二源极/漏极接触件。第一通孔的第一厚度和第二通孔的第二厚度相同。第三通孔物理接触栅极结构，栅极结构设置在第一源极/漏极接触件和第二源极/漏极接触件之间。
-
Patent Agency Ranking
公开(公告)号：CN115497876A
公开(公告)日：2022-12-20
申请号：CN202210842604.5
申请日：2022-07-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L29/06 , H01L21/336 , H01L29/78
Abstract: 提供半导体结构的制造方法。根据本公开的范例性方法包含接收鳍状结构，鳍状结构包含第一通道区与第二通道区及第一虚设栅极结构与第二虚设栅极结构，第一虚设栅极结构与第二虚设栅极结构分别设置于第一通道区与第二通道区的上方。此方法也包含将第一虚设栅极结构的一部分、第一通道区的一部分与基板在第一虚设栅极结构下方的一部分移除以形成沟槽，在沟槽中形成混合介电部件，将混合介电部件的一部分移除以形成空气间隙，将空气间隙密封，以及将空气间隙密封后，以栅极堆叠取代第二虚设栅极结构。
-
公开(公告)号：CN111244027A
公开(公告)日：2020-06-05
申请号：CN201911203694.8
申请日：2019-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L29/78
Abstract: 本公开涉及半导体结构及其形成方法，提供了垂直内连线结构及其形成方法。可以通过用导电材料层部分填充穿过一个或多个介电层的第一开口来形成垂直内连线结构。于介电层中形成第二开口，使得在部分填充导电材料层后的第一开口的深度接近第二开口的深度。然后可以同时填充第一开口及第二开口的剩余部分。
-
公开(公告)号：CN111128858A
公开(公告)日：2020-05-08
申请号：CN201911044092.2
申请日：2019-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/8234
Abstract: 提供利用双电阻率导电材料形成垂直传导和横向传导的低成本电阻器结构的方法。使用单个沉积工艺步骤将双电阻率导电材料沉积于介电层的开口中。通过以杂质预处理介电材料的一部分来稳定钨的高电阻率β相。介电材料中含有杂质的部分包含横向邻近需要高电阻率β-W的区域。在后续的钨沉积步骤期间，杂质可能会扩散出来并掺入钨中，借此使金属稳定在高电阻率β-W相中。在未经杂质预处理的区域中，β-W转变为钨的低电阻率α相。
-
公开(公告)号：CN113270364A
公开(公告)日：2021-08-17
申请号：CN202110325260.6
申请日：2021-03-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 一种半导体装置的制造方法，包含形成接触导孔开口于第一介电层中，其中接触导孔开口暴露出接触蚀刻停止层(CESL)的第一部分。上述方法还包含蚀刻被接触导孔开口暴露出的接触蚀刻停止层的第一部分与接触导孔开口的邻近的横向部分，以暴露出源极/漏极接触件并形成具有多个孔洞的扩大的接触导孔开口，所述孔洞设置于该扩大的接触导孔开口的底部的任一侧上。上述方法还包含沉积第一金属层于扩大的接触导孔开口内与所述孔洞内以提供接触导孔与被暴露出的源极/漏极接触件接触。
-
公开(公告)号：CN112563243A
公开(公告)日：2021-03-26
申请号：CN202010830162.3
申请日：2020-08-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768 , H01L29/78 , H01L21/336
Abstract: 公开了一种半导体装置，源极/漏极位于基板上。源极/漏极接点位于源极/漏极上。第一通孔位于源极/漏极接点上。第一通孔具有横向凸出的底部，与位于横向凸出的底部上的顶部。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.035 seconds)
