一种用于基材上有机层光刻图案化的方法

    公开(公告)号:CN114334617B

    公开(公告)日:2022-09-09

    申请号:CN202210025402.1

    申请日:2022-01-11

    Abstract: 本发明提供了一种用于基材上有机层光刻图案化的方法,所述方法包括以下步骤:在有机层上提供二氧化硅保护层,在二氧化硅层上提供光刻胶层,使得所述光刻胶层光刻图案化以由此形成图案化的光刻胶层,使用图案化的光刻胶层作为掩模对二氧化硅保护层和有机层进行蚀刻,从而由此形成图案化的保护层和图案化的有机层,在基于有机层上生长了一层SiO2保护层,在后续光刻过程中SiO2层与光刻胶有很好的吸附性,能够呈现出很好的光刻图案;并且能够保护有机半导体层与绝缘层在后续光刻过程中,不被显影液,去胶液和清洗液腐蚀。

    一种非晶氧化物半导体薄膜晶体管及其制备方法

    公开(公告)号:CN115084276B

    公开(公告)日:2024-06-18

    申请号:CN202210672743.8

    申请日:2022-06-15

    Abstract: 本申请提供一种非晶氧化物半导体薄膜晶体管及其制备方法,包括衬底层、支撑层、栅电极层、栅绝缘层、IGZO有源层、刻蚀阻挡层、源区电极、漏区电极以及漏极场板;栅电极层在水平方向上与源区电极存在交叠区,与漏区电极之间存在非交叠区域,该非交叠区域形成漏极偏移区,刻蚀阻挡层位于IGZO有源层上方,左侧末端与源区电极层右侧末端相切,右侧末端与漏区电极左侧末端相切,漏极场板设于刻蚀阻挡层上方,与漏区电极层左侧末端相连,在水平方向上延伸至栅电极层上方,漏极场板结构通过覆盖于漏极偏移区上方,实现了对该区域处IGZO有源层中载流子浓度的调控,减小电阻,以及降低该处电场分布,改善器件的耐压特性,提升了IGZO薄膜晶体管的功率密度。

    一种非晶氧化物半导体薄膜晶体管及其制备方法

    公开(公告)号:CN115084276A

    公开(公告)日:2022-09-20

    申请号:CN202210672743.8

    申请日:2022-06-15

    Abstract: 本申请提供一种非晶氧化物半导体薄膜晶体管及其制备方法,包括衬底层、支撑层、栅电极层、栅绝缘层、IGZO有源层、刻蚀阻挡层、源区电极、漏区电极以及漏极场板;栅电极层在水平方向上与源区电极存在交叠区,与漏区电极之间存在非交叠区域,该非交叠区域形成漏极偏移区,刻蚀阻挡层位于IGZO有源层上方,左侧末端与源区电极层右侧末端相切,右侧末端与漏区电极左侧末端相切,漏极场板设于刻蚀阻挡层上方,与漏区电极层左侧末端相连,在水平方向上延伸至栅电极层上方,漏极场板结构通过覆盖于漏极偏移区上方,实现了对该区域处IGZO有源层中载流子浓度的调控,减小电阻,以及降低该处电场分布,改善器件的耐压特性,提升了IGZO薄膜晶体管的功率密度。

    一种高功率密度IGZO薄膜晶体管及其制造方法

    公开(公告)号:CN115132848B

    公开(公告)日:2024-06-14

    申请号:CN202210672734.9

    申请日:2022-06-15

    Abstract: 本申请提供了一种高功率密度IGZO薄膜晶体管及其制造方法,包括如下步骤:在基板上形成支撑层,在支撑上形成栅电极层,在栅电极层上形成栅绝缘层,在栅绝缘层上形成低阻有源层,在低阻有源层上形成IGZO有源层,在IGZO有源层上形成源区电极层、漏区电极层,其中源区电极层位于IGZO有源层上方一侧,与栅电极层在水平方向上存在交叠,漏区电极层位于IGZO有源层上方的另一侧,与栅电极在水平方向上存在非交叠区域,形成漏极偏移区,并分别在低阻有源层和IGZO有源层中形成低阻漂移区和IGZO漂移区,钝化层覆盖于IGZO有源层、源区电极层和漏区电极层上方;与现有技术相比,本申请有效降低漂移区电阻,优化电流密度,取得了对IGZO薄膜晶体管功率密度的显著提升。

    一种高功率密度IGZO薄膜晶体管及其制造方法

    公开(公告)号:CN115132848A

    公开(公告)日:2022-09-30

    申请号:CN202210672734.9

    申请日:2022-06-15

    Abstract: 本申请提供了一种高功率密度IGZO薄膜晶体管及其制造方法,包括如下步骤:在基板上形成支撑层,在支撑上形成栅电极层,在栅电极层上形成栅绝缘层,在栅绝缘层上形成低阻有源层,在低阻有源层上形成IGZO有源层,在IGZO有源层上形成源区电极层、漏区电极层,其中源区电极层位于IGZO有源层上方一侧,与栅电极层在水平方向上存在交叠,漏区电极层位于IGZO有源层上方的另一侧,与栅电极在水平方向上存在非交叠区域,形成漏极偏移区,并分别在低阻有源层和IGZO有源层中形成低阻漂移区和IGZO漂移区,钝化层覆盖于IGZO有源层、源区电极层和漏区电极层上方;与现有技术相比,本申请有效降低漂移区电阻,优化电流密度,取得了对IGZO薄膜晶体管功率密度的显著提升。

    一种用于基材上有机层光刻图案化的方法

    公开(公告)号:CN114334617A

    公开(公告)日:2022-04-12

    申请号:CN202210025402.1

    申请日:2022-01-11

    Abstract: 本发明提供了一种用于基材上有机层光刻图案化的方法,所述方法包括以下步骤:在有机层上提供二氧化硅保护层,在二氧化硅层上提供光刻胶层,使得所述光刻胶层光刻图案化以由此形成图案化的光刻胶层,使用图案化的光刻胶层作为掩模对二氧化硅保护层和有机层进行蚀刻,从而由此形成图案化的保护层和图案化的有机层,在基于有机层上生长了一层SiO2保护层,在后续光刻过程中SiO2层与光刻胶有很好的吸附性,能够呈现出很好的光刻图案;并且能够保护有机半导体层与绝缘层在后续光刻过程中,不被显影液,去胶液和清洗液腐蚀。

    一种高功率a-IGZO薄膜晶体管及其制备方法

    公开(公告)号:CN116504815B

    公开(公告)日:2024-02-06

    申请号:CN202310762255.0

    申请日:2023-06-27

    Abstract: 一种高功率a‑IGZO薄膜晶体管及其制备方法,包括基底、支撑层、栅电极层、栅介质层、a‑IGZO有源层、变掺杂区、源电极层和漏电极层,支撑层设于基底上表面;栅电极层设于支撑层上表面中部;栅介质层覆盖于所述栅电极层和所述支撑层上;a‑IGZO有源层设于栅介质层上表面,变掺杂区为a‑IGZO有源层右端经处理后形成的变掺杂区;源电极层设于a‑IGZO有源层上表面的左侧,漏电极层设于变掺杂区上表面的右侧。本发明提供的漂移区变掺杂结构通过调制漂移区中的电场分布,能够有效提升器件击穿电压,降低漂移区电阻,优化器件导通电阻,显著提升薄膜晶体管的Baliga优值,可以用以提升晶体管的耐压性能和输出电流能力。

    一种二极管功率器件及其制备方法

    公开(公告)号:CN118352401B

    公开(公告)日:2024-10-01

    申请号:CN202410456224.7

    申请日:2024-04-16

    Abstract: 本申请提供一种二极管功率器件及其制备方法,涉及半导体技术领域,包括沿第一方向依次层叠设置的第一金属层、第一重掺杂层、至少两层层叠的掺杂层、第二重掺杂层和第二金属层,第二金属层的一端沿第二方向还依次设置有场氧化层和场板,场氧化层和场板的一端与第二金属层连接、另一端延伸至部分层的掺杂层;掺杂层的掺杂浓度朝向第一金属层的方向逐渐增大,第一方向和第二方向垂直。至少两层掺杂层所在区域的电场重新分布,提升器件的击穿电压;有效降低场氧化层覆盖掺杂层的场板末端由于场板效应形成的电场峰值,提高未被场氧化层和场板覆盖到的掺杂层的掺杂浓度,提高整个掺杂层的掺杂浓度,降低器件比导通电阻,提高器件Baliga’s优值。

    一种二极管功率器件及其制备方法

    公开(公告)号:CN118352401A

    公开(公告)日:2024-07-16

    申请号:CN202410456224.7

    申请日:2024-04-16

    Abstract: 本申请提供一种二极管功率器件及其制备方法,涉及半导体技术领域,包括沿第一方向依次层叠设置的第一金属层、第一重掺杂层、至少两层层叠的掺杂层、第二重掺杂层和第二金属层,第二金属层的一端沿第二方向还依次设置有场氧化层和场板,场氧化层和场板的一端与第二金属层连接、另一端延伸至部分层的掺杂层;掺杂层的掺杂浓度朝向第一金属层的方向逐渐增大,第一方向和第二方向垂直。至少两层掺杂层所在区域的电场重新分布,提升器件的击穿电压;有效降低场氧化层覆盖掺杂层的场板末端由于场板效应形成的电场峰值,提高未被场氧化层和场板覆盖到的掺杂层的掺杂浓度,提高整个掺杂层的掺杂浓度,降低器件比导通电阻,提高器件Baliga’s优值。

    一种高功率a-IGZO薄膜晶体管及其制备方法

    公开(公告)号:CN116504815A

    公开(公告)日:2023-07-28

    申请号:CN202310762255.0

    申请日:2023-06-27

    Abstract: 一种高功率a‑IGZO薄膜晶体管及其制备方法,包括基底、支撑层、栅电极层、栅介质层、a‑IGZO有源层、变掺杂区、源电极层和漏电极层,支撑层设于基底上表面;栅电极层设于支撑层上表面中部;栅介质层覆盖于所述栅电极层和所述支撑层上;a‑IGZO有源层设于栅介质层上表面,变掺杂区为a‑IGZO有源层右端经处理后形成的变掺杂区;源电极层设于a‑IGZO有源层上表面的左侧,漏电极层设于变掺杂区上表面的右侧。本发明提供的漂移区变掺杂结构通过调制漂移区中的电场分布,能够有效提升器件击穿电压,降低漂移区电阻,优化器件导通电阻,显著提升薄膜晶体管的Baliga优值,可以用以提升晶体管的耐压性能和输出电流能力。

Patent Agency Ranking