-
公开(公告)号：CN114361336A
公开(公告)日：2022-04-15
申请号：CN202111641502.9
申请日：2021-12-29
Abstract: 本发明属于半导体信息存储技术领域，更具体地，涉及具有多值特性的SrFeOx阻变存储器、其制备和应用。该阻变存储器自下而上依次包括衬底、下电极、第一电阻变化层、第二电阻变化层和顶电极，第一电阻变化层和第二电阻变化层的材料为SrFeOm和SrFeO2.5，其中2.7≤m≤3，第一电阻变化层为第二电阻变化层形成导电丝与界面扩散提供所需的氧离子源。该SrFeOx阻变存储器通过结构设计能够具有四个稳定存在的电阻状态，解决了现有技术SrFeOx RRAM的器件目前只能形成高组态和低阻态两种状态，限制了其单位面积下器件存储容量的技术问题。
-
公开(公告)号：CN114361336B
公开(公告)日：2023-02-14
申请号：CN202111641502.9
申请日：2021-12-29
Abstract: 本发明属于半导体信息存储技术领域，更具体地，涉及具有多值特性的SrFeOx阻变存储器、其制备和应用。该阻变存储器自下而上依次包括衬底、下电极、第一电阻变化层、第二电阻变化层和顶电极，第一电阻变化层和第二电阻变化层的材料为SrFeOm和SrFeO2.5，其中2.7≤m≤3，第一电阻变化层为第二电阻变化层形成导电丝与界面扩散提供所需的氧离子源。该SrFeOx阻变存储器通过结构设计能够具有四个稳定存在的电阻状态，解决了现有技术SrFeOx RRAM的器件目前只能形成高组态和低阻态两种状态，限制了其单位面积下器件存储容量的技术问题。
-
公开(公告)号：CN114361337A
公开(公告)日：2022-04-15
申请号：CN202111682062.1
申请日：2021-12-28
IPC: H01L45/00 , C23C14/04 , C23C14/06 , C23C14/08 , C23C14/18 , C23C14/28 , C23C14/35 , C23C18/12 , C23C28/00
Abstract: 本发明属于半导体存储器件技术领域，具体公开了一种具有突触特性的掺杂型铁酸铋忆阻器及其制备方法，该忆阻器依次包括衬底、底电极、功能层和顶电极；所述功能层为掺杂铁酸铋薄膜，所述掺杂铁酸铋薄膜的材料为A位单掺杂、B位单掺杂或A位与B位共掺杂的铁酸铋，A位掺杂元素为稀土金属元素和碱土金属元素中的至少一种，B位掺杂元素为3d过渡金属元素。本发明忆阻器通过对铁酸铋进行掺杂，使得器件具备多种阻态，在脉冲调制下，既可实现稳定的二值存储又可实现电导连续可调特性，能够实现与生物突触相类似的功能，可广泛应用于神经网络领域研究。
-
公开(公告)号：CN115862694A
公开(公告)日：2023-03-28
申请号：CN202211641274.X
申请日：2022-12-20
Abstract: 本发明公开了一种拓扑相变材料忆阻器件的极性切换方法，其中，该忆阻器件包括由纯相SrFeO2.5或SrCoO2.5材料制成的存储介质层，极性切换方法包括：将该忆阻器件的底电极层接地，在顶电极层施加0～2V正向直流扫描电压，然后在顶电极层施加0～‑2.5V负向直流扫描电压；在顶电极层施加0～+6V正向直流扫描电压，然后在顶电极层施加0～‑2V负向直流扫描电压，接着在顶电极施加0～+2.5V正向直流扫描电压；在顶电极层上施加0～‑6V负向直流扫描电压，然后在顶电极层施加0～2V正向直流扫描电压，接着在顶电极层施加0～‑2.5V负向直流扫描电压。本发明可有效提高忆阻器件的应用场景。
-
公开(公告)号：CN115660079A
公开(公告)日：2023-01-31
申请号：CN202211339578.0
申请日：2022-10-27
IPC: G06N3/126 , G06F17/16 , G06F18/2415
Abstract: 本发明公开了一种用于特征选择的忆阻器遗传算法的加速器及其操作方法，加速器包括第一控制模块、忆阻器阵列模块、第二控制模块和处理器模块；第一控制模块将处理器模块发送的数据转换为模拟量后输入至忆阻器阵列模块中，并在解更新阶段更新忆阻器阵列模块存储单元的状态；忆阻器阵列模块存储特征子集，并实现忆阻器单元在阵列中的原位更新；第二控制模块接收忆阻器阵列模块的电流信号，并将其转换为电压信号，再将电压信号转换为数字信号后传输至处理器模块；处理器模块在适应度计算阶段发送预处理后的数据到第一控制模块，接收并处理第二控制模块输出的数字信号。本发明减少了数据传输的过程，降低了电路开销，有效的减少了运算时间和功耗。
-
Patent Agency Ranking
公开(公告)号：CN115802881A
公开(公告)日：2023-03-14
申请号：CN202211578911.3
申请日：2022-12-07
IPC: H10N70/20
Abstract: 本发明属于存储器技术领域，更具体地，涉及一种免电激活的NiFe2O4阻变存储器及其制备方法。本发明提供的一种免电激活的NiFe2O4阻变存储器，包括自下而上设置的下电极层、阻变层和顶电极层；其中：下电极层为SrRuO3薄膜层；阻变层为NiFe2O4薄膜层。本发明中NiFe2O4薄膜层靠近SrRuO3薄膜层一侧其结构中氧空位浓度高，使得NiFe2O4薄膜层靠近所述SrRuO3薄膜层一侧呈非晶态，NiFe2O4薄膜层靠近顶电极一侧的氧空位浓度较少，使得NiFe2O4薄膜层靠近顶电极一侧呈晶态，阻变层整体含有大量氧空位，使得器件初阻即为低阻态，在使用时无需电激活过程且操作功耗低。
-
公开(公告)号：CN114883487B
公开(公告)日：2024-08-02
申请号：CN202210467671.3
申请日：2022-04-29
Applicant: 华中科技大学
Abstract: 本发明属于半导体信息存储和人工突触器件技术领域，更具体地，涉及一种自成型的拓扑相变纳米存储器件结构、其制备和应用。通过在SXO(X＝Fe,Co)薄膜上生长活泼金属纳米颗粒，利用金属纳米颗粒易于被氧化的性质来吸收SXO中部分O离子，此时金属纳米颗粒下方的SXO薄膜处于缺氧状态，形成阻值较高的BM‑SXO相阻挡层，此时PV‑SXO导电丝的尺寸由金属纳米颗粒的尺度决定，且PV‑SXO导电丝的方向被一定程度限定为垂直于薄膜面内方向，以实现氧化物基存储器件的一致性与可靠性。
-
公开(公告)号：CN118102861A
公开(公告)日：2024-05-28
申请号：CN202410244198.1
申请日：2024-03-04
Applicant: 华中科技大学
Abstract: 本发明涉及半导体器件技术领域，尤其涉及一种基于拓扑相变材料的金属导电桥型阻变存储器及其制备方法，包括由下至上依次设置的衬底层、下电极层、阻变功能层和上电极层，所述阻变功能层具有垂直型类超晶格条纹，所述上电极层为活泼金属；所述阻变功能层内存在垂直型氧空位通道，所述垂直型氧空位通道与电场施加方向一致，当施加1～5V的偏压后，上电极层的金属离子沿垂直型氧空位通道迁移形成金属导电丝桥。本发明通过采用具有垂直型超晶格条纹的拓扑相变材料作为阻变功能层，搭配活泼的上电极金属，利用活泼金属在垂直型氧空位通道的有序迁移，形成高度有序的金属导电丝桥，得到具有大开关比和良好数据保持力的基于拓扑相变材料的金属导电桥型阻变存储器。
-
公开(公告)号：CN117835809A
公开(公告)日：2024-04-05
申请号：CN202410197886.7
申请日：2024-02-22
Applicant: 华中科技大学
Abstract: 本发明提出了一种全范德华界面拓扑相变忆阻器及其制备方法，涉及半导体信息存储和人工突触器件技术领域。其制备步骤为：采用脉冲激光沉积法在衬底层上沉积底电极层；采用脉冲激光沉积法，在钙钛矿型衬底上依次沉积钙钛矿牺牲层和存储介质层；采用湿法转移法将存储介质层覆盖在底电极层上；采用磁控溅射法或电子束蒸发法在SiO2/Si衬底表面沉积顶电极层；采用湿法转移法将顶电极层覆盖在存储介质层上。采用湿法转移工艺，依次在底电极层转移叠加拓扑相变材料即存储介质层和顶电极层，实现存储介质层与底电极层之间、存储介质层与顶电极层之间的范德华接触界面，从而减少因为接触缺陷而导致的拓扑相变导电丝成型无序的现象，进而提升拓扑相变忆阻器的性能。
-
公开(公告)号：CN117529222B
公开(公告)日：2024-03-22
申请号：CN202311854406.1
申请日：2023-12-29
Applicant: 华中科技大学
Abstract: 本发明提出了一种导电丝形成区域可控的拓扑相变忆阻器及其制备方法，本发明涉及半导体信息存储和人工突触器件技术领域，所述拓扑相变忆阻器自下而上包括底电极层、阻变功能层、介质层和顶电极层；施加电压后，所述底电极层与顶电极层之间形成导电通道，所述导电通道导通顶电极层与底电极层；所述导电通道包括第一导电丝和第二导电丝，所述第一导电丝形成于介质层，所述第二导电丝形成于阻变功能层，所述第二导电丝的形成受限于第一导电丝。本发明通过在阻变功能层的上界面引入介质层形成叠层结构，通过第一导电丝实现第二导电丝的定向生长，有利于第二导电丝成型和断裂的有序性，增强器件的循环稳定性，促使器件的存储窗口得到提升。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.026 seconds)
