一种OTS选通管的操作方法

    公开(公告)号:CN114284312A

    公开(公告)日:2022-04-05

    申请号:CN202111597040.5

    申请日:2021-12-24

    Abstract: 本发明公开了一种OTS选通管的操作方法,属于微纳米电子技术领域,包括:在OTS选通管两端施加脉冲,提取每次施加脉冲后OTS选通管的阈值电压Vth;若Vth连续P次增大或Vth连续P次减小,则从下次起施加反向脉冲,并对Vth增大或减小的次数重新计数。通过对OTS选通管两端施加双向脉冲,在操作次数增加时,双向脉冲对应的场致效应在不同局域缺陷态富集电子,形成不同电子分布,从而抑制单向脉冲操作下在局域缺陷态富集电子,减小了阈值电压漂移;且本发明所提供的操作方法为电学操作方法,该操作方法简单可控,在对选通管制备工艺要求没有提高的前提下,有效解决了OTS选通管器件的阈值漂移问题,大大优化了OTS选通管的性能。

    一种OTS选通管的操作方法

    公开(公告)号:CN114284312B

    公开(公告)日:2024-05-14

    申请号:CN202111597040.5

    申请日:2021-12-24

    Abstract: 本发明公开了一种OTS选通管的操作方法,属于微纳米电子技术领域,包括:在OTS选通管两端施加脉冲,提取每次施加脉冲后OTS选通管的阈值电压Vth;若Vth连续P次增大或Vth连续P次减小,则从下次起施加反向脉冲,并对Vth增大或减小的次数重新计数。通过对OTS选通管两端施加双向脉冲,在操作次数增加时,双向脉冲对应的场致效应在不同局域缺陷态富集电子,形成不同电子分布,从而抑制单向脉冲操作下在局域缺陷态富集电子,减小了阈值电压漂移;且本发明所提供的操作方法为电学操作方法,该操作方法简单可控,在对选通管制备工艺要求没有提高的前提下,有效解决了OTS选通管器件的阈值漂移问题,大大优化了OTS选通管的性能。

    非易失存储单元及其操控方法、非易失存储系统

    公开(公告)号:CN115620791A

    公开(公告)日:2023-01-17

    申请号:CN202211310386.7

    申请日:2022-10-25

    Abstract: 本发明公开了一种非易失存储单元及其操控方法、非易失存储系统,存储单元包括依次层叠的第一金属电极层、阈值开关层、第二金属电极层,开关层包含具有阈值转变特性和局部晶态转变特性的硫系半导体化合物,阈值开关层在施加初始正向电操作导通后具有第一阈值电压,随之再施加负向电操作后切换至第二阈值电压,随之再施加正向电操作后又切换回第一阈值电压。通过施加不同极性的电操作实现不同数据的写入,将读电压设置在第一电压阈值和第二电压阈值之间,便能实现数据的读取,由此快速实现数据的存储。且基于局部晶态转变特性,第一阈值电压和第二阈值电压在多次循环操作过程中均可以保证明显的阈值电压窗口,具有高的读准确率和可多次循环的优势。

    一种非易失奥式阈值开关存储器的操作方法及其操作设备、存储系统

    公开(公告)号:CN119479724A

    公开(公告)日:2025-02-18

    申请号:CN202411451034.2

    申请日:2024-10-17

    Abstract: 本发明属于信息存储相关技术领域,其公开了一种非易失奥式阈值开关存储器的操作方法及其操作设备、存储系统,方法包括写入操作和读取操作;写入操作包括:当需要将复位逻辑状态改写为任一置位逻辑状态时,施加待写入逻辑状态所对应的正向导通电压脉冲,当需要将任一置位逻辑状态改写为复位逻辑状态时,施加待写入逻辑状态所对应的负向导通电压脉冲;当需要任一置位逻辑状态改写为另一置位逻辑状态时,先施加负向导通电压脉冲,再施加待写入逻辑状态所对应的正向导通电压脉冲;读取操作包括:施加相同的亚阈值电压,读取其电流或电阻以识别其所存入的逻辑状态。基于以上写入与读取操作,可以实现存储器的多值存储,实现逻辑态数的扩展。

    非易失存储单元及其操控方法、非易失存储系统

    公开(公告)号:CN116825163A

    公开(公告)日:2023-09-29

    申请号:CN202310783555.7

    申请日:2023-06-28

    Abstract: 本发明公开了一种非易失存储单元及其操控方法、非易失存储系统,属于存储控制技术领域,非易失存储单元包括依次层叠的第一金属电极层、第一缓冲层、阈值开关层、第二缓冲层、第二金属电极层,第一缓冲层包含特定元素的单质或由多种特定元素组成的合金,特定元素为第Ⅲ族元素、第Ⅳ族元素中的任一种元素,第二缓冲层包含一种或多种电介质材料,阈值开关层为硫系半导体合金;非易失存储单元在施加正向电操作后具有较低的正向导通阈值电压Vth1、在施加负向电操作后具有较高的正向导通阈值电压Vth2,Vth1

    一种基于奥式阈值开关的非易失存储操作方法及系统

    公开(公告)号:CN115841830A

    公开(公告)日:2023-03-24

    申请号:CN202211311088.X

    申请日:2022-10-25

    Abstract: 本发明公开了一种基于奥式阈值开关的非易失存储操作方法及系统,基于阈值电压值与关态电阻值呈强正相关性的发现,可以通过对奥式阈值开关分别执行重复单向脉冲操作,来调节关态电阻值,进而对应的调节对应的阈值电压,从而使得奥式阈值开关具有足够区分度的阈值态;基于奥式阈值开关在两个具有明显差异的阈值态之间的转换,可以实现信息的非易失性存储,且具有足够大的阈值电压窗口,可以明显提高读操作的准确性,也大大降低了外部电路的复杂性。除此之外,奥式阈值开关具有纳秒级开关速度、可微缩性好且易三维堆叠的优点,其在实现非易失存储单元时有望用于小于20nm技术节点下的DRAM应用场景,从而在匹配DRAM存取速度的基础上大幅提高存储密度。

    一种基于阈值开关的非易失性存储单元及其操作方法

    公开(公告)号:CN115148737B

    公开(公告)日:2025-02-25

    申请号:CN202210713336.7

    申请日:2022-06-22

    Abstract: 本发明公开了一种基于阈值开关的非易失性存储单元及其操作方法,属于微纳米电子技术领域。非易失性存储单元包括依次层叠的第一金属电极层、阈值开关层、第二金属电极层,阈值开关层包含硫系半导体材料,阈值开关层的阈值电压在电信号的操作下能够在初始阈值电压和高阈值电压之间切换。该存储单元基于阈值开关可控的阈值变化实现了信息的存储,阈值开关具有纳秒级开关速度、可微缩性好且易三维堆叠的优点,所实现的阈值开关存储单元同样具备上述优点,在匹配DRAM存取速度的基础上大幅提高存储密度。同时,基于阈值开关的非易失性存储单元,其制备的工艺成本低且与CMOS工艺兼容,有利于所述存储单元实现大规模生产。

    非易失存储单元及其制备、控制方法、非易失存储系统

    公开(公告)号:CN116847723A

    公开(公告)日:2023-10-03

    申请号:CN202310774492.9

    申请日:2023-06-28

    Abstract: 本发明公开了一种非易失存储单元及其制备、控制方法、非易失存储系统,属于存储技术领域,包括:由下至上依次层叠的第一金属电极层、第一电介质层、阈值开关层和第二金属电极层;其中,第一电介质层为上表面经过表面预处理后的电介质层,通过对第一电介质的上表面进行表面预处理,使得与电介质表面接触的阈值开关层表面具有更多的界面态,从而使得阈值开关层因上、下表面的较大界面态差异而在初始沉积状态即引入极性界面影响,进而使得阈值开关层在正负向电操作时的阈值态差异更显著;本发明大大提高了阈值增量,更适合用于大规模OTS‑only存储器阵列。

    一种选通管及其制备方法
    9.
    发明公开

    公开(公告)号:CN117529220A

    公开(公告)日:2024-02-06

    申请号:CN202210900384.7

    申请日:2022-07-28

    Abstract: 本申请提供了一种选通管及其制备方法,该选通管包括衬底、第一金属电极层、开关层和第二金属电极层;第一金属电极层、开关层和第二金属电极层依次层叠设置于衬底上,其中,开关层为多层结构,包括缓冲层和选通层,缓冲层和选通层交替层叠设置,缓冲层具有导电性和非选通性,选通层具有选通性。本申请提供的选通管通过将开关层设置为多层结构,利用缓冲层将选通层分隔为多层结构,降低了选通层的厚度,实现了开关层的温度稳定性的提高,进而提高整个选通管的温度稳定性。

    一种基于阈值开关的非易失性存储单元及其操作方法

    公开(公告)号:CN115148737A

    公开(公告)日:2022-10-04

    申请号:CN202210713336.7

    申请日:2022-06-22

    Abstract: 本发明公开了一种基于阈值开关的非易失性存储单元及其操作方法,属于微纳米电子技术领域。非易失性存储单元包括依次层叠的第一金属电极层、阈值开关层、第二金属电极层,阈值开关层包含硫系半导体材料,阈值开关层的阈值电压在电信号的操作下能够在初始阈值电压和高阈值电压之间切换。该存储单元基于阈值开关可控的阈值变化实现了信息的存储,阈值开关具有纳秒级开关速度、可微缩性好且易三维堆叠的优点,所实现的阈值开关存储单元同样具备上述优点,在匹配DRAM存取速度的基础上大幅提高存储密度。同时,基于阈值开关的非易失性存储单元,其制备的工艺成本低且与CMOS工艺兼容,有利于所述存储单元实现大规模生产。

Patent Agency Ranking