选通管材料、相变存储芯片、存储设备及电子设备

    公开(公告)号:CN116828969A

    公开(公告)日:2023-09-29

    申请号:CN202210273413.1

    申请日:2022-03-18

    Abstract: 本申请公开了选通管材料、相变存储芯片、存储设备及电子设备,属于半导体存储技术领域。该选通管材料包括Te元素和掺杂元素,Te元素的原子百分含量大于或等于85%,余量为掺杂元素;掺杂元素被配置为使选通管材料保持Te元素的双向阈值开关特性,且掺杂元素的热稳定参数满足阈值条件,使得掺杂元素在Te元素的相变温度下保持稳定。将本公开实施例提供的上述富Te元素的选通管材料用于选通管单元时,选通管单元至少具有以下优点:循环寿命长、关态漏电流低、开态电流高、开启速度快、无安全隐患。

    一种选通管及其制备方法
    2.
    发明公开

    公开(公告)号:CN117529220A

    公开(公告)日:2024-02-06

    申请号:CN202210900384.7

    申请日:2022-07-28

    Abstract: 本申请提供了一种选通管及其制备方法,该选通管包括衬底、第一金属电极层、开关层和第二金属电极层;第一金属电极层、开关层和第二金属电极层依次层叠设置于衬底上,其中,开关层为多层结构,包括缓冲层和选通层,缓冲层和选通层交替层叠设置,缓冲层具有导电性和非选通性,选通层具有选通性。本申请提供的选通管通过将开关层设置为多层结构,利用缓冲层将选通层分隔为多层结构,降低了选通层的厚度,实现了开关层的温度稳定性的提高,进而提高整个选通管的温度稳定性。

    存储设备、用于改进存储设备的性能的方法和电子设备

    公开(公告)号:CN118338768A

    公开(公告)日:2024-07-12

    申请号:CN202310034160.7

    申请日:2023-01-10

    Abstract: 本公开的实施例提供了一种存储设备、用于改进存储设备的性能的方法和电子设备。一种存储设备包括:存储芯片、电脉冲生成器和处理器,存储芯片包括多个存储单元。处理器被配置为:确定多个存储单元中泄露电流不低于阈值泄漏电流的目标存储单元,以及触发电脉冲生成器向目标存储单元施加电脉冲,施加的电脉冲使目标存储单元的泄露电流低于所述阈值泄露电流。以此方式,本公开的实施例能够提高存储设备的可靠性,从而使其例如经过高温工艺后泄漏电流的大小处于期望范围内,满足高密度集成的需求。

    相变存储单元及其制备方法和应用

    公开(公告)号:CN118139516A

    公开(公告)日:2024-06-04

    申请号:CN202211544621.7

    申请日:2022-12-02

    Abstract: 一种相变存储单元及其制备方法,该相变存储单元包括相变薄膜,该相变薄膜包括依次层叠的第一相变诱导层、相变功能层以及第二相变诱导层,第一相变诱导层具有表面Te悬挂键。本申请还提供了应用该相变存储单元的相变存储芯片、相变存储器和电子设备,该相变存储单元中相变薄膜的生长速率可控性更强,相变薄膜具有较高的质量和均一性,而且相变薄膜的三层叠设结构有助于将相热量限制在相变功能层,有利于降低相变存储器的功耗、提高相变存储器的疲劳寿命以及操作速度。

    存储器、存储装置和电子设备
    8.
    发明公开

    公开(公告)号:CN117693205A

    公开(公告)日:2024-03-12

    申请号:CN202211057851.0

    申请日:2022-08-29

    Abstract: 本申请实施例公开了一种存储器、存储装置和电子设备,属于存储技术领域。该存储器中包括多个存储单元,每个存储单元包括两层电极层、及位于该两层电极层之间的多层相变层;每层相变层包括绝缘基体和相变体,每层相变层的绝缘基体上具有第一通孔,每层相变层的相变体填充于所述第一通孔中;在多层相变层中,相邻两层相变层的两个相变体接触;在该两个相变体的截面积相等的情况下,该两个相变体所接触的面积小于该两个相变体的截面积;相变体的截面积是相变体的垂直于第一通孔孔轴方向的截面的面积。本申请提供的存储器中的存储单元能够实现多值存储。

    逻辑门器件及其运算方法、检索任务执行芯片和方法

    公开(公告)号:CN113872586A

    公开(公告)日:2021-12-31

    申请号:CN202010613977.6

    申请日:2020-06-30

    Abstract: 本申请实施例提供一种逻辑门器件及其运算方法、检索任务执行芯和方法,电路包括两个忆阻器、定值电阻和控制器,两个忆阻器的正极与控制器连接,所述定值电阻的两端分别与所述控制器和两个忆阻器负极连接;进行异或运算的第一逻辑值由所述第一忆阻器的阻值表示;进行异或运算的第二逻辑值由控制器输入到第一忆阻器的正极;控制器向第二忆阻器输入第二电压;控制器向定值电阻输入负向第三电压,第三电压为所述第二逻辑值进行逻辑非运算后得到的逻辑值对应的电压;根据第二忆阻器的阻值确定逻辑运算的结果。本发明电路结构简单,可以减少当前异或门器件使用的元件,降低异或门器件的占用面积。

Patent Agency Ranking