-
公开(公告)号：CN117807020A
公开(公告)日：2024-04-02
申请号：CN202311872857.8
申请日：2023-12-31
Applicant: 华中科技大学
Abstract: 本发明公开用于存算一体的操作原语生成方法和存算一体逻辑电路，属于微电子器件领域。包括：地址译码器，用于接收主控制器发送的地址信号，译码为开关信号，输出控制信号至存算一体运算阵列，以激活对应区域；数据‑指令译码器，用于接收主控制器发送的运算对象和操作指令，将数据编码为不同的格式，输出至存算一体运算阵列；存算一体运算阵列，用于由激活区域执行计算，输出计算结果对应的工作电压/电流给输出感知电路；输出感知电路，用于将工作电压/电流转换为数字信号，发送给主控制器。本发明抽象出基础的操作原语和操作指令，指导存算一体电路设计，降低电路设计复杂度；提高存算一体电路的灵活性和可配置性，以适配各类复杂的计算需求。
-
公开(公告)号：CN117806591A
公开(公告)日：2024-04-02
申请号：CN202311872854.4
申请日：2023-12-31
Applicant: 华中科技大学
Abstract: 本发明提供一种指数共享的浮点矩阵乘法电路，包括：预处理模块，用于确定浮点数矩阵各行或各列内所有浮点数对应指数中的最大指数，之后根据最大指数对相应行或相应列的浮点数的有效整型部分进行移位对阶，之后提取浮点数矩阵所有行或所有列的共享指数得到对应的整型矩阵；乘法累加模块，用于将待相乘的浮点数矩阵的整型矩阵进行点乘，得到点乘结果；其中，左乘的浮点数矩阵的整型矩阵通过提取其各行的共享指数得到，右乘的浮点数矩阵的整型矩阵通过提取其各列的共享指数得到；还原规整模块，用于根据提取的浮点数矩阵的共享指数对点乘结果按照权重移位，得到浮点数矩阵的相乘结果。本发明大程度降低了矩阵乘法的复杂度，节省大量的能耗和时间。
-
公开(公告)号：CN112951995B
公开(公告)日：2023-04-07
申请号：CN202110387250.5
申请日：2021-04-09
Applicant: 华中科技大学
Abstract: 本发明提供了一种自整流忆阻器电路的存算一体化操作方法及应用，属于微电子领域，具体为：基于不同的逻辑操作，对自整流忆阻器施加不同的控制信号进行数据存储与运算，实现不同的逻辑功能。逻辑操作获取的方法是基于单个自整流忆阻器，以自整流忆阻器当前阻值状态、上、下电极施加电压情况以及对其的读取方向四个变量的逻辑方案，利用逻辑运算公式，获取不同自整流忆阻器当前输入量对应的逻辑操作；或是基于忆阻器电路，将两个自整流忆阻器下电极相连，通过调节自整流忆阻器P和Q的当前阻值状态，可以实现16种完备逻辑操作。本发明为自整流忆阻器逻辑操作和存算一体化架构实现提供了理论支撑。
-
公开(公告)号：CN113838498B
公开(公告)日：2023-02-28
申请号：CN202111138122.3
申请日：2021-09-27
Applicant: 华中科技大学
Abstract: 本发明公开了一种用于存内计算的数据复用运算电路及方法，针对含大量重复数据的矩阵，本发明只存储矩阵的最小重复单元，并设计了与之相应的数据复用运算电路及方法，其中，数据复用运算电路包括存储阵列、主处理器、片上缓存、地址译码器、多路复用器和读写控制电路；数据复用运算方法用于矩阵和向量的乘法操作，具体包括：查找矩阵的最小重复单元并存入存储阵列，将向量转换为模拟电压信号施加在存储阵列上，完成单个运算子周期内的运算操作，将所有运算子周期的运算结果重组为最终运算结果。本发明可将多个最小重复单元存入存储阵列进行矩阵向量乘法运算，因此可根据不同的计算场景设计存入存储阵列的最小重复单元的数量。
-
公开(公告)号：CN113094531B
公开(公告)日：2022-05-20
申请号：CN202110299752.2
申请日：2021-03-22
Applicant: 华中科技大学
Abstract: 本发明属于信息计算领域，具体涉及一种存内图像检索方法及检索系统，包括：提取待检索图像的特征得到特征编码，并以电压形式输入至非易失存储器阵列中的各存储单元，阵列预存储有图像数据库中所有图像的特征编码，每个存储单元存储一张图像的特征编码，该特征编码的提取方式同待检索图像的特征编码提取方式；根据每个存储单元所输出的其内各存储器累加电流值确定待检索图像特征编码与每个存储单元所存储的特征编码的相似度大小；确定相似度最大所对应的图像，完成图像检索。本发明引入非易失存储器阵列，可同时实现图像特征存储与检索，减少信息存储与传输的过程；且只需一次施加电压就可以实现与存储器内所有的图像特征比较，具有极高的并行度。
-
Patent Agency Ranking
公开(公告)号：CN112182491B
公开(公告)日：2024-04-19
申请号：CN202010963263.8
申请日：2020-09-14
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于忆阻器阵列的沃尔什‑阿达马变换装置，属于微电子器件及电路领域，包括相连的处理器和至少一个电路结构。处理器用于将二元矩阵F中的元素映射为电压矩阵，并将等维的阿达马矩阵H拆分成HA和HB；每个电路结构包括：两个忆阻器阵列，分别用于写入HA和HB；再将输入电压矩阵分别施加到两个忆阻器阵列的字线上；多个减法器，与两个忆阻器阵列连接，用于将两个忆阻器阵列末端读取的电流进行减法得到电流矩阵；当存在多个电路结构时，将前一个电路结构的输出电流矩阵对应的电压矩阵作为后一个电路结构的输入电压，处理器再基于最后一个电路结构输出的电流矩阵获取目标变换矩阵W。本申请能够提高计算效率、降低能耗和减少延时。
-
公开(公告)号：CN117170743A
公开(公告)日：2023-12-05
申请号：CN202311188078.6
申请日：2023-09-13
Applicant: 华中科技大学
Abstract: 本发明提供了一种异构关联处理器系统及其稀疏矩阵向量乘法方法，属于微电子技术领域，系统包括：非易失性关联处理器、易失性关联处理器、加法器模块和主处理器；非易失性关联处理器用于存储压缩矩阵数据并判断其与第一搜索数据是否匹配；易失性关联处理器用于写入压缩向量数据并判断其与第二搜索数据是否匹配；加法器模块用于对匹配对乘法结果进行求和；主处理器用于控制非易失性关联处理器的搜索，控制易失性关联处理器的搜索和写入以及控制加法器模块进行乘法结果求和。本发明通过非易失型关联处理器和易失性关联处理器异构融合，兼顾面积和速度，既可实现高密度存储，又可在存储器内实现高效并行搜索和计算，减少数据传输和处理过程。
-
公开(公告)号：CN112951995A
公开(公告)日：2021-06-11
申请号：CN202110387250.5
申请日：2021-04-09
Applicant: 华中科技大学
IPC: H01L45/00
Abstract: 本发明提供了一种自整流忆阻器电路的存算一体化操作方法及应用，属于微电子领域，具体为：基于不同的逻辑操作，对自整流忆阻器施加不同的控制信号进行数据存储与运算，实现不同的逻辑功能。逻辑操作获取的方法是基于单个自整流忆阻器，以自整流忆阻器当前阻值状态、上、下电极施加电压情况以及对其的读取方向四个变量的逻辑方案，利用逻辑运算公式，获取不同自整流忆阻器当前输入量对应的逻辑操作；或是基于忆阻器电路，将两个自整流忆阻器下电极相连，通过调节自整流忆阻器P和Q的当前阻值状态，可以实现16种完备逻辑操作。本发明为自整流忆阻器逻辑操作和存算一体化架构实现提供了理论支撑。
-
公开(公告)号：CN114863974B
公开(公告)日：2024-11-29
申请号：CN202210426488.9
申请日：2022-04-22
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于非线性忆阻器阵列的随机数产生器，包括：可变信号激励电路、非线性忆阻器阵列、ADC阵列和寄存器；非线性忆阻器阵列的输入端连接至可变信号激励电路的输出端，用于根据可变信号激励电路输出的激励电压信号输出模拟随机信号；ADC阵列用于读取模拟随机信号并将其转换为数字随机信号；寄存器用于暂存数字随机信号并输出随机数。激励电压信号的大小在非线性忆阻器阵列中非线性忆阻器的本征电压范围内取值。本发明可直接在存储器阵列上实现，不需要引入额外的电路，同时不受时间和空间的限制，可以在任意空闲或者非空闲的存储器上实现，因此具有极高的时间复用性和空间复用性；且提高了随机数生成的速度。
-
公开(公告)号：CN112182495B
公开(公告)日：2024-04-19
申请号：CN202010962411.4
申请日：2020-09-14
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于忆阻器的二元域矩阵运算电路，属于微电子器件领域，基于忆阻器的二元域矩阵运算电路包括：处理器用于获取待处理的二元数据序列及其对应的二元校验矩阵，并基于处理算法生成开关控制信号，处理算法为编码算法或解码算法；与处理器连接的脉冲发生器用于基于二元数据序列中元素数值生成逻辑电平信号；开关阵列用于在开关控制信号作用下使连接的处理器和脉冲发生器对应开关导通；忆阻器阵列，与处理器、脉冲发生器和开关阵列连接，用于接收写入的二元校验矩阵，且在接入的直流脉冲信号和逻辑电平信号的作用下输出目标序列。本申请方案在计算过程中无需在存储器和运算器中大量数据搬移，能够提高计算速率、降低能耗和减少延时。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.019 seconds)
