一种基于内容的低开销防篡改方法

    公开(公告)号:CN117113426A

    公开(公告)日:2023-11-24

    申请号:CN202310928120.7

    申请日:2023-07-27

    Abstract: 本发明涉及一种基于内容的低开销防篡改方法,属于信息安全领域。本发明的方法包括:基于内容的完整性校验机制和多消息统一校验机制;基于内容的完整性校验机制包括基于内容的数据表示和关键信息完整性校验两个过程;多消息统一校验机制包括多消息合并、对齐处理、完整性校验及分布式附着三个过程。本发明采用了基于内容的完整性校验机制,根据信息的安全防护要求细化完整性校验的粒度,提升了完整性校验的效率;采用多消息统一校验机制,提高完整性校验的利用率,并降低消息完整性校验的传输开销。

    一种基于机器学习的LDPC闪存纠错方法

    公开(公告)号:CN110515760B

    公开(公告)日:2023-05-02

    申请号:CN201910808900.1

    申请日:2019-08-29

    Abstract: 本发明涉及一种基于机器学习的闪存LDPC纠错方法,其中,包括:对受扰后的编码数据根据存储状态之间设置的参考电压进行硬判决,统计每个信息节点所对应的校验方程中被标记为最大翻转数;对达到迭代次数硬解码失败的码字传入AI引擎,通过预训练好的神经网络模型根据输入的数据集,选择最优的参考电压和查询读补偿的校准表获得读电压;读电压每次读取都会取回与等着被纠错的数据相关的元数据,把读出的0或1的序列Y输入到预训练好的AI引擎,加载对数似然比表给AI引擎,把信息节点和校验节点间置信概率的更新迭代通过设置神经网络传递函数进行训练和学习,按照最大后验概率译码准则来对接受到的序列Y作出判决。

    一种高速数据加密NVMe-SATA转换器电路

    公开(公告)号:CN109240952A

    公开(公告)日:2019-01-18

    申请号:CN201810994587.0

    申请日:2018-08-27

    Abstract: 本发明公开了一种高速数据加密NVMe-SATA转换器电路,其中,主机通过NVMe控制器进行初始化配置,密钥注入单元将初始密钥注入系统总控制器进行密钥的分发,NVMe控制器分别将接受的命令与数据通过系统总控制器发送至片内缓存与SATA控制器中,加解密引擎控制器根据系统总控制器配置的命令参数从片内缓存中搬运数据至高速缓存寄存器中去,以及从高速缓存寄存器读取数据,写入至片内缓存中,高速缓存寄存器将数据整理为相应的数据格式写入至加解密计算单元进行加解密处理过程,将结果写回高速缓存寄存器,经SATA控制器写入至固态盘中或将解密的数据经NVMe控制器输出;系统总线控制器查询加解密引擎的状态使能信号,获取每个加解密引擎的状态,并调用闲置的加解密引擎进行加解密运算。

    一种适用于可更换密码算法IP核的通用更替电路

    公开(公告)号:CN109120406B

    公开(公告)日:2022-02-01

    申请号:CN201810981041.1

    申请日:2018-08-27

    Abstract: 本发明涉及公开了一种适用于可更换密码算法IP核的通用更替电路,包括:AXI接口用于向可更换密码算法IP核中配置参数,外部功能模块向输入数据FIFO写入待加解密的明问和密文数据,可更换密码算法IP核从输入数据FIFO读出待加解密的明文和密文数据,可更换密码算法IP核将加解密计算得到的明文和密文数据写入输出数据FIFO,外部功能模块从输出数据FIFO读出加解密计算后的明文和密文数据;输入数据FIFO的写时钟和外部功能模块时钟一致,输入数据FIFO的读时钟与可更换密码算法IP核的时钟一致;输出数据FIFO的写时钟和可更换密码算法IP核的时钟一致,输出数据FIFO的读时钟与外部功能模块时钟一致。使用本发明设计的通用更替电路可以减少密码算法更换时接口模块的工作量,使ASIC、FPGA设计、升级更简便。

    一种基于动态可重构密码芯片的无密钥数据加解密方法

    公开(公告)号:CN110298186B

    公开(公告)日:2021-04-06

    申请号:CN201910587598.1

    申请日:2019-07-02

    Abstract: 本发明涉及一种基于动态可重构密码芯片的无密钥数据加解密方法,其中,包括:加密流程:输入明文D,使用杂凑算法1计算明文D的杂凑值d;使用加密算法2,杂凑值d作为密钥对明文D进行加密,生成密文E;使用杂凑算法3计算密文E的杂凑值e;使用加密算法4,杂凑值e作为密钥对杂凑值d进行加密,生成密钥密文t,存储于安全UKey中;解密流程:输入密文E,使用杂凑算法3计算密文E的杂凑值e;使用加密算法4,杂凑值e作为密钥对密钥密文进行解密,生成杂凑值d;使用加密算法2,杂凑值d作为密钥对密文E进行解密,生成明文D。加密方法无需使用单独生成的密钥,无需进行复杂的密钥管理流程,使用计算待加密信息得来的杂凑值作为密钥对待加密信息进行加密,减少了系统复杂度。

    一种基于物理页相对温度的SLC闪存磨损均衡方法

    公开(公告)号:CN110531935A

    公开(公告)日:2019-12-03

    申请号:CN201910807810.0

    申请日:2019-08-29

    Abstract: 本发明涉及一种基于物理页相对温度的SLC闪存磨损均衡方法,其中,包括:闪存控制器上电后,接收到写请求,写请求中带有待写入物理块中待选各页的对应数据,确定待选各页的相对温度数值未超过设定的温度阈值,并从待选各页中选取擦写次数最小的物理页作为待写入物理页;将写请求中带有的对应数据与待写入页中原有数据作比较,包括:对每页的数据写入前后各晶体管翻转情况进行统计,根据浮栅晶体管电气特性,获得对应页的相对温度,将相对温度与物理块PE次数共同作为磨损均衡方法的考核指标。

    一种物理不可克隆函数IP核自动化验证装置

    公开(公告)号:CN109032868A

    公开(公告)日:2018-12-18

    申请号:CN201810832769.8

    申请日:2018-07-26

    CPC classification number: G06F11/2236 G06F11/2273 G06F21/73

    Abstract: 本发明涉及一种物理不可克隆函数IP核自动化验证装置,其中,包括:辅助管理单元,用于根据接收的指令信息,对PUF测试记录存储单元、PUF挑战硬件生成单元以及挑战存储单元进行使能和配置,控制每次循环测试的进程;PUF挑战硬件生成单元,用于硬件生成符合位宽要求的强PUF挑战;挑战存储单元,用于存储软件下传的挑战或PUF挑战硬件生成单元生成的挑战,并将挑战输出给PUF IP核实现单元;PUF IP核实现单元,用于实现或例化PUF IP核,并能够发出符合待测PUF时序要求的挑战,并接收对应的响应,控制或调整IP;PUF测试记录存储单元,用于在强PUF的执行硬件挑战生成方式时,存储成对的挑战以及响应记录,在非强PUF的执行硬件挑战生成方式时,则存储PUF响应。

    一种提高SATA协议接口稳定性的参数自适应调整方法

    公开(公告)号:CN111881077B

    公开(公告)日:2024-04-19

    申请号:CN202010755525.1

    申请日:2020-07-29

    Inventor: 安东博 冯志华

    Abstract: 本发明涉及一种提高SATA协议接口稳定性的参数自适应调整方法,其中,包括:在上电后检测反馈的错误信息,若存在反馈的错误信息则按预定顺序对高速串行收发器参数进行调整配置,若不存在反馈的错误信息则进入SATA链路初始化标准过程,SATA链路初始化标准过程完成SATA协议标准中规定的物理层OOB握手过程,建立链接通路,开始数据传输,持续检测与反馈调整部分逻辑在链接建立后持续检测链路状态与原语,若出现错误则反馈错误信息。本发明通过高速串行收发器参数配置控制逻辑,对高速串行收发器的配置参数进行调整后重新建立链接,实现了根据链路状态自适应调整高速串行收发器配置参数,提高了SATA信号质量与链路稳定性。

Patent Agency Ranking