公开(公告)号：CN107808058A

公开(公告)日：2018-03-16

申请号：CN201711089861.1

申请日：2017-11-08

申请人： 北京智芯微电子科技有限公司 ,  国网信息通信产业集团有限公司 ,  国家电网公司

发明人： 付振 ,  陈燕宁 ,  袁远东 ,  张海峰 ,  李书振 ,  李建强 ,  刘芳 ,  马强 ,  裴万里 ,  张虹

IPC分类号： G06F17/50

CPC分类号： G06F17/5036

摘要： 本发明公开了一种芯片可靠性设计的方法及装置，其中，该方法包括：获取待测器件的电学参数随时间的变化规律，待测器件为待测芯片中的器件；根据变化规律确定相对应的待测器件负荷的边界条件；建立待测器件的状态侦测模型，实时探测待测器件的工作参数；将工作参数与边界条件进行对比，在工作参数超出边界条件相对应的范围时，生成报警信号。该方法可以在芯片设计阶段介入可靠性设计，通过侦测出可靠性薄弱环节，进而改进电路，提高芯片的使用寿命。

公开(公告)号：CN105183978B

公开(公告)日：2019-01-01

申请号：CN201510557112.1

申请日：2015-09-02

申请人： 北京智芯微电子科技有限公司 ,  国家电网公司 ,  国网信息通信产业集团有限公司 ,  国网浙江省电力公司

发明人： 陈燕宁 ,  赵东艳 ,  张海峰 ,  付振 ,  李伯海 ,  金文德

IPC分类号： G06F17/50

摘要： 本发明公开了一种芯片设计阶段可靠性评估方法和装置，其中，该方法包括：根据确定的芯片功能划分功能模块，并根据所述功能模块的需求进行网表设计；根据BSIM器件模型对所述网表进行前仿真，当前仿真结果满足所述功能模块的需求时，进行版图绘制；在版图绘制完成后，提取布线后的寄生的电容和电阻，根据BSIM器件模型对提取后的网表进行后仿真；当后仿真结果满足所述功能模块的需求时，根据预先建立的老化BSIM器件模型再次进行仿真；当再次仿真结果满足所述功能模块的需求时，则进行制版流片。本发明的芯片设计阶段可靠性评估方法和装置，与传统的开发流程相比，可以缩小产品的开发周期，减少修改光刻板的次数，进而降低开发成本。

公开(公告)号：CN112582526B

公开(公告)日：2023-02-07

申请号：CN202011379151.4

申请日：2020-11-30

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国网信息通信产业集团有限公司

发明人： 陈燕宁 ,  赵东艳 ,  周芝梅 ,  付振 ,  郁文 ,  王峥 ,  王帅鹏 ,  钟明琛 ,  周敏

IPC分类号： H10N10/851 ,  H10N10/01

摘要： 本发明涉及材料领域，公开了制备ZrNiSn块体热电材料的方法和电池。该方法包括：(1)将Zr粉、Ni粉和Sn粉混合，以得到金属混合物；(2)将所述金属混合物装入导电模具中，并对所述导电模具通电，以电流诱发自蔓延反应；(3)进一步对所述导电模具通电，加热所述金属混合物，并加载轴向压力，以得到致密的ZrNiSn块体热电材料。该方法原料来源丰富、价格低廉，并且制备时间超短、工艺简单、能耗低及性能优越，适合规模化生产。

公开(公告)号：CN113887734B

公开(公告)日：2022-04-22

申请号：CN202111482824.3

申请日：2021-12-07

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国网信息通信产业集团有限公司 ,  北京航空航天大学

发明人： 赵东艳 ,  王于波 ,  陈燕宁 ,  邵瑾 ,  潘成 ,  殷加亮 ,  付振 ,  郭宗夏 ,  杜奥 ,  曹凯华 ,  赵巍胜

IPC分类号： G06N10/40 ,  G11C11/16 ,  H01L43/02 ,  H01L43/08

摘要： 本发明实施例提供一种随机磁隧道结器件及应用方法，属于半导体器件领域。所述随机磁隧道结器件包括：由顶端电极、参考层、隧穿势垒层和自由调控层依次层叠组成的叠层结构；其中，所述自由调控层包括：自由层、底端电极和位于磁隧道结周围任意位置的导线层，所述导线层用于产生调控所述自由层磁化取向的奥斯特场。本发明方案将传统通过势垒层两端电压控制器件翻转概率的方法修改为通过底端电极电压与磁场协同控制翻转概率，在自由层端增设一个奥斯特场，基于该奥斯特场进行自由层磁化取向控制。避免了传统方法中需要自旋转移矩电流需要连续不断的通过磁隧道结的超薄隧穿势垒层，从而造成势垒层寿命降低的问题。

公开(公告)号：CN113805044B

公开(公告)日：2022-03-08

申请号：CN202111354981.6

申请日：2021-11-16

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司 ,  国网信息通信产业集团有限公司 ,  国家电网有限公司 ,  国网福建省电力有限公司电力科学研究院

发明人： 刘芳 ,  陈燕宁 ,  赵东艳 ,  付振 ,  余山 ,  王帅鹏 ,  王凯 ,  邓永峰 ,  郁文 ,  刘倩倩 ,  潘成 ,  林文彬

IPC分类号： G01R31/28

摘要： 本发明实施例提供一种芯片可靠性评估方法、装置及芯片，该方法包括测试芯片的抗ESD能力；添加寄生元件和等效器件至芯片的内部电路，组成新电路，其中，所述寄生元件为所述芯片在电磁干扰下产生的电容和/或电感，所述等效器件为芯片封装等效的电阻和/或电感；对所述新电路进行老化测试，以确定所述芯片的老化特性；根据所述芯片的抗ESD能力和所述芯片的老化特性，对所述芯片进行可靠性评估。所述芯片可靠性评估方法实现了芯片在不同电磁干扰下的可靠性的评估。

公开(公告)号：CN113889163B

公开(公告)日：2022-03-01

申请号：CN202111485264.7

申请日：2021-12-07

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国网信息通信产业集团有限公司 ,  北京航空航天大学

发明人： 赵东艳 ,  陈燕宁 ,  王于波 ,  付振 ,  邵瑾 ,  殷加亮 ,  潘成 ,  王文赫 ,  赵文龙 ,  肖睿 ,  卓昱东 ,  曹凯华 ,  赵巍胜

IPC分类号： G11C11/16

摘要： 本发明实施例提供一种翻转概率可控的随机磁隧道结器件及应用方法，属于半导体器件领域。所述器件包括：基础磁隧道结三明治结构，自上而下包括参考层、隧穿势垒层和自由层；位于所述参考层上方的顶端电极，所述顶端电极具有顶端电极端口；位于所述自由层下方的调控层，用于为所述自由层提供偏置磁场，所述调控层包括重叠布置的交换偏置场层和底端电极；所述底端电极两端分别具有底端第一电极端口和底端第二电极端口；所述顶端电极端口、所述底端第一电极端口和所述底端第二电极端口用于单个或任意组合使用以调控所述随机隧道结器件的翻转概率。本发明方案实现了随机磁隧道结器件翻转概率可控。

公开(公告)号：CN113990942A

公开(公告)日：2022-01-28

申请号：CN202111623306.9

申请日：2021-12-28

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国网信息通信产业集团有限公司

发明人： 赵东艳 ,  王于波 ,  郁文 ,  陈燕宁 ,  刘芳 ,  吴波 ,  余山 ,  付振 ,  朱松超 ,  王帅鹏

IPC分类号： H01L29/423 ,  H01L29/40 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

摘要： 本发明提供一种圆形对称结构的LDMOS器件及其制备方法，包括：衬底、栅介质层和栅电极；衬底上划分有第一区域，第一区域形成有高压阱区；第一区域包括第二区域和第三区域；第二区域形成有体区，第三区域形成有漂移区，漂移区和体区位于高压阱区内；第二区域包括第四区域和第五区域，第四区域经离子注入形成源区；第三区域包括第六区域和第七区域；第七区域经离子注入形成漏区；栅介质层形成在第五区域和第六区域上方；栅介质层包括薄氧区和场氧区；场氧区表面划分有第八区域；栅电极设置在第八区域与薄氧区上。采用中心对称布局，消除工艺梯度误差，提升量产工艺的良率、均匀性和一致性；采用圆形场板结构，提升器件的击穿电压和可靠性。

公开(公告)号：CN113948411A

公开(公告)日：2022-01-18

申请号：CN202111057876.6

申请日：2021-09-09

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国网信息通信产业集团有限公司 ,  北京大学 ,  国网山东省电力公司营销服务中心(计量中心) ,  国家电网有限公司

发明人： 付振 ,  刘芳 ,  赵东艳 ,  陈燕宁 ,  邵瑾 ,  王帅鹏 ,  杜艳 ,  黄海潮 ,  何燕冬

IPC分类号： H01L21/66 ,  H01L23/544

摘要： 本发明涉及器件可靠性研究领域，提供一种栅氧化层时变击穿测试方法、可靠性测试方法及测试结构。所述栅氧化层时变击穿测试方法包括：将多个氧化层电容的衬底集成为一个共用的测试极并接地，其中所述多个氧化层电容各自的栅氧化层的面积均不相同；在通过同一恒定电压源向各个氧化层电容的栅极同时施加同一恒定电压的条件下，持续测量各个氧化层电容的栅极电流；将氧化层电容的栅极电流发生跳变的时间作为该氧化层电容的栅氧化层击穿时间，直至获得各个氧化层电容的栅氧化层击穿时间。本发明在持续施加恒定电压的情况下一次测试就可以获得多个氧化层电容的栅氧化层击穿时间，在节省测试设备成本的前提下，极大地提高了测试效率。

公开(公告)号：CN113887734A

公开(公告)日：2022-01-04

申请号：CN202111482824.3

申请日：2021-12-07

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国网信息通信产业集团有限公司 ,  北京航空航天大学

发明人： 赵东艳 ,  王于波 ,  陈燕宁 ,  邵瑾 ,  潘成 ,  殷加亮 ,  付振 ,  郭宗夏 ,  杜奥 ,  曹凯华 ,  赵巍胜

IPC分类号： G06N10/00 ,  G11C11/16 ,  H01L43/02 ,  H01L43/08

摘要： 本发明实施例提供一种随机磁隧道结器件及应用方法，属于半导体器件领域。所述随机磁隧道结器件包括：由顶端电极、参考层、隧穿势垒层和自由调控层依次层叠组成的叠层结构；其中，所述自由调控层包括：自由层、底端电极和位于磁隧道结周围任意位置的导线层，所述导线层用于产生调控所述自由层磁化取向的奥斯特场。本发明方案将传统通过势垒层两端电压控制器件翻转概率的方法修改为通过底端电极电压与磁场协同控制翻转概率，在自由层端增设一个奥斯特场，基于该奥斯特场进行自由层磁化取向控制。避免了传统方法中需要自旋转移矩电流需要连续不断的通过磁隧道结的超薄隧穿势垒层，从而造成势垒层寿命降低的问题。

公开(公告)号：CN113851466A

公开(公告)日：2021-12-28

申请号：CN202111436654.5

申请日：2021-11-29

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司 ,  国网信息通信产业集团有限公司 ,  国家电网有限公司 ,  国网福建省电力有限公司电力科学研究院

发明人： 赵东艳 ,  王于波 ,  邓永峰 ,  陈燕宁 ,  付振 ,  刘芳 ,  郁文 ,  吴波

IPC分类号： H01L23/64 ,  H01L49/02

摘要： 本发明涉及半导体器件领域，提供一种隔离电容及隔离电容的制备方法。所述隔离电容包括衬底、下极板、上极板以及位于所述下极板与所述上极板之间的电介质层，还包括设置于所述下极板与所述衬底之间的隔离层；所述隔离层由介电常数在2~3之间的电介质材料形成，所述隔离层用于降低所述下极板与所述衬底之间的寄生电容。本发明在下极板与衬底之间增加超低介电常数的隔离层，大幅度降低下极板与衬底之间的寄生电容。