-
公开(公告)号：CN109558649A
公开(公告)日：2019-04-02
申请号：CN201811327576.3
申请日：2018-11-08
Applicant: 北京控制工程研究所
IPC: G06F17/50
Abstract: 一种面向宇航芯片的寄存器单粒子效应模拟仿真方法，通过构建参数化的寄存器故障仿真模型，将芯片网表中的正常寄存器仿真模型随机替换为寄存器故障仿真模型，替换的数量由空间环境设置的宇航芯片的错误翻转率和芯片中寄存器的总数决定，寄存器的错误发生时间在0到最大仿真时间中随机选择，通过仿真工具模拟仿真故障模块行为，进而验证芯片级寄存器容错策略的有效性。本发明无需分析代码，也无需单独设计测试用例，既可以对单粒子效应软错误进行仿真，也可对高能单粒子效应形成的硬错误进行仿真。本发明的方法可以支持宇航辐射加固研究，可以应用于单粒子效应故障容错设计的验证分析。
-
公开(公告)号：CN104579314A
公开(公告)日：2015-04-29
申请号：CN201410844496.0
申请日：2014-12-30
Applicant: 北京控制工程研究所
IPC: H03K19/177
Abstract: 本发明提供一种针对SRAM型FPGA的可靠性优化方法，该方法包括如下步骤：以查找表LUT为单位，建立含有逻辑屏蔽效应的功能等价类；对网表中各查找表的可靠性进行评估；根据可靠性评估的结果，对于电路中输入地址线未完全使用的查找表，进行可靠性优化；对优化后的电路可靠性进行评估，计算优化效果；本发明充分利用FPGA电路中存在的空闲资源，在不带来额外面积开销的前提下有效提高电路可靠性，并且具有计算复杂度低，对电路性能影响小，不依赖于特定FPGA芯片物理结构，应用范围广等特点。
-
公开(公告)号：CN112948294A
公开(公告)日：2021-06-11
申请号：CN202110297635.2
申请日：2021-03-19
Applicant: 北京控制工程研究所
Abstract: 本发明涉及面向SOC的全域并行收发数据的双通道SpaceWire控制器及控制方法，属于芯片设计领域；采用读写分离的通道主动申请总线、自主并行收发数据，无需SOC中CPU参与；收发数据采用分时分块传输，每次猝发传输；并行传输数据通过增加CRC校验和ID号的机制保证数据传输的可靠性和一致性。本发明实现了高速总线控制器在数据链路端实现自主传输数据的要求，并可应用于SOC中含高速总线接口的设计中，具有较高的可移植性和通用性。
-
公开(公告)号：CN102053883A
公开(公告)日：2011-05-11
申请号：CN201010611280.1
申请日：2010-12-17
Applicant: 北京控制工程研究所
IPC: G06F11/18
Abstract: 一种三模冗余容错计算机控制周期同步装置，包括单机A、B、C、表决电路以及配置于A、B、C内的控制周期中断管理模块。单机A、B、C将各自的控制周期时钟同时输入到表决电路；表决电路利用其内部的表决单元和线与逻辑对输入的控制周期进行三选二表决，产生统一的控制周期时钟；单机A、B、C利用统一的控制周期时钟响应控制周期中断；控制周期中断管理模块在控制周期中断开始后关闭控制周期中断，并在经过一定延时候重新开启单机A、B、C的控制周期中断。本发明利用简单的电路设计方案，三模冗余容错计算机的高可靠性的控制周期同步控制，能容忍所有的单重故障模式，包括常0或常1故障，以及时钟漂移故障(包括高频振荡和频率变慢)。
-
公开(公告)号：CN116257396A
公开(公告)日：2023-06-13
申请号：CN202310176585.1
申请日：2023-02-14
Applicant: 北京控制工程研究所
IPC: G06F11/22 , G06F11/263 , G06F9/30
Abstract: 本发明提供了一种基于HDL的寄存器文件单粒子故障注入测试系统及方法。该方法在RTL级通过增加故障注入控制模块，同时对寄存器文件读写端口进行修改，在正常的读写端口之外，再增加一路写端口和一路读端口，该对读写端口用于故障注入，可以实现以不同的方式(随机或定概率)向寄存器文件的不同位置(精确到bit)注入不同类型的单粒子故障(SEU和MBU)。本方法结合VCS仿真工具，可以在容错设计前期获取容错方法的有效性，可以通过故障注入及程序运行结果统计，获取容错设计前后的故障率变化，以确定当前的容错算法是否有效，为容错方法改进提供依据。
-
Patent Agency Ranking
公开(公告)号：CN105204952B
公开(公告)日：2018-03-09
申请号：CN201510521047.7
申请日：2015-08-21
Applicant: 北京控制工程研究所
IPC: G06F11/07
Abstract: 本发明提供一种多核操作系统容错管理方法，主要包括，构建n×n的核间故障检测矩阵，每个处理器核利用核间故障检测矩阵定期检测系统中其他处理器核是否发生故障；其中，每个处理器核的故障检测包括：在每个定时监测周期起始，各个处理器核在核间故障检测矩阵中各自对应的一列k中的元素设置为TRUE；在每个定时监测周期末尾，各个处理器核查看矩阵中各自对应的一行j中的元素，如果其中某一个元素ejk不为TRUE，则认为与该列对应的处理器核k可能发生了故障，最后将行j中的元素全部清零。本发明的系统每个处理器核均具备对处理器中其他核进行故障检测的能力，大大提高了系统容错能力。
-
公开(公告)号：CN104063295B
公开(公告)日：2016-08-24
申请号：CN201410295331.2
申请日：2014-06-26
Applicant: 北京控制工程研究所
Abstract: 一种多核操作系统可重构容错启动方法，设置同步信号为初始状态，设置自旋锁为未被占用；各处理器核完成初始化后，申请自旋锁；申请到自旋锁的处理器核进入核间互斥访问的临界区，其余处理器核阻塞在自旋锁上；第一个申请到自旋锁的处理器核将自己的处理器核ID设置为主核ID号，并设置同步信号，然后释放自旋锁；后续申请到自旋锁的处理器核通过读取到的值得知自己为从核，且主核ID对应的处理器核为主核，释放自旋锁；主核完成内存、总线设备及操作系统内核的初始化后通过设置核间同步信号启动从核，使主核和从核同时开始任务调度。本发明能够在主核故障时仍能正常启动其他处理器核运行，提高了多核计算机的可靠性。
-
-
公开(公告)号：CN109558649B
公开(公告)日：2023-06-09
申请号：CN201811327576.3
申请日：2018-11-08
Applicant: 北京控制工程研究所
IPC: G06F30/327 , G06F30/3308 , G06F30/25
Abstract: 一种面向宇航芯片的寄存器单粒子效应模拟仿真方法，通过构建参数化的寄存器故障仿真模型，将芯片网表中的正常寄存器仿真模型随机替换为寄存器故障仿真模型，替换的数量由空间环境设置的宇航芯片的错误翻转率和芯片中寄存器的总数决定，寄存器的错误发生时间在0到最大仿真时间中随机选择，通过仿真工具模拟仿真故障模块行为，进而验证芯片级寄存器容错策略的有效性。本发明无需分析代码，也无需单独设计测试用例，既可以对单粒子效应软错误进行仿真，也可对高能单粒子效应形成的硬错误进行仿真。本发明的方法可以支持宇航辐射加固研究，可以应用于单粒子效应故障容错设计的验证分析。
-
公开(公告)号：CN115291965A
公开(公告)日：2022-11-04
申请号：CN202210761755.8
申请日：2022-06-29
Applicant: 北京控制工程研究所
IPC: G06F9/445
Abstract: 一种低成本高可靠系统软件加载启动实现方法及系统，硬件实现了片上系统在加电后自动实现系统软件的加载和启动功能，可替代传统的用于系统软件加载启动的片外PROM存储器芯片。上述硬件采用组合逻辑电路实现，当处理器访问前8kB地址时，该硬件电路可以返回相应的可执行程序代码数据。增加了MUX数据选通，由外部启动方式选择信号指定选通路径，用于选择处理器从片内启动，或者由片外PROM存储器中启动。当用户选择从片外PROM存储器中启动时，启动过程与启动结果与传统的系统软件加载启动方法一致。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.022 seconds)
