-
公开(公告)号：CN104484238B
公开(公告)日：2016-02-10
申请号：CN201410783776.5
申请日：2014-12-16
Applicant: 北京控制工程研究所
IPC: G06F11/10
Abstract: 一种用于SRAM型FPGA配置刷新的CRC校验方法，通过对SRAM型FPGA配置文件格式、存储形式和故障模式的研究，采用对SRAM型FPGA回读配置帧实时计算与PROM内预先存储的CRC校验码比对的方式，提出并实现了一种用于SRAM型FPGA配置刷新的CRC校验方法。本发明方法采用CRC校验码的形式，实现了FPGA配置信息校验的器件无关性，同时设置了使能标志和获取标志，实现了不同速率、大数据量校验的应用需求，在回读过程中实时完成回读数据的CRC校验，达到了节省存储资源与处理时间的目的。另外本发明方法使用的基于查表的字节型CRC算法，进行资源独立划分和管理，快速高效，提升了运算速度和工作频率。
-
公开(公告)号：CN106528466B
公开(公告)日：2019-05-24
申请号：CN201610907762.9
申请日：2016-10-18
Applicant: 北京控制工程研究所
Abstract: 一种星载计算机内部处理器单元和IO单元之间的数据交换系统及方法，设计了一个具有自主执行IO访问指令能力的控制器，CPU可以直接访问IO控制器也可以通过一个高速存储器和IO控制器实现数据交互。处理器可将需要IO控制器执行的指令预存至高速存储器中，然后由IO控制器自动读取存储器指令并执行相应操作，操作完毕后等待处理器的下一步指令，本发明效果显著，规避了慢速IO对处理器运行速度的影响，充分发挥处理器性能；取消了产品内部单板之间的自定义三总线设计，有利于单板的标准化设计；避免应用软件频繁的IO访问操作，有利于软件编程实现。
-
公开(公告)号：CN104579314B
公开(公告)日：2018-05-01
申请号：CN201410844496.0
申请日：2014-12-30
Applicant: 北京控制工程研究所
IPC: H03K19/177
Abstract: 本发明提供一种针对SRAM型FPGA的可靠性优化方法，该方法包括如下步骤：以查找表LUT为单位，建立含有逻辑屏蔽效应的功能等价类；对网表中各查找表的可靠性进行评估；根据可靠性评估的结果，对于电路中输入地址线未完全使用的查找表，进行可靠性优化；对优化后的电路可靠性进行评估，计算优化效果；本发明充分利用FPGA电路中存在的空闲资源，在不带来额外面积开销的前提下有效提高电路可靠性，并且具有计算复杂度低，对电路性能影响小，不依赖于特定FPGA芯片物理结构，应用范围广等特点。
-
公开(公告)号：CN104572213B
公开(公告)日：2017-11-07
申请号：CN201510036911.4
申请日：2015-01-23
Applicant: 北京控制工程研究所
IPC: G06F9/445
Abstract: 本发明涉及一种星载控制计算机的重构方法，该方法的步骤包括：(1)、对计算机单元的FPGA进行系统划分；(2)、地面控制中心计算机单元的FPGA配置文件；(3)、地面控制中心发送所述FPGA配置文件到数管分系统；(4)、数管分系统将所述FPGA配置文件发送到整星总线上；(5)、计算机单元在当班工作状态下进行重构操作；该方法采用SRAM型FPGA替换原有星载计算机的中央处理器，并在原有星载计算机上设计重构控制电路和重构配置数据存储器与该SRAM型FPGA的配置接口连接，该SRAM型FPGA划分为可重构区和固定区，可以实现星载控制计算机完成在轨重构，使得星载计算机在轨期间能够在地面的控制下，使用上行注入的配置文件实时改变功能。
-
公开(公告)号：CN104579313A
公开(公告)日：2015-04-29
申请号：CN201410841843.4
申请日：2014-12-30
Applicant: 北京控制工程研究所
IPC: H03K19/177
Abstract: 本发明涉及一种基于配置帧的在轨SRAM型FPGA故障检测与修复方法，通过故障检测与修复系统实现，故障检测与修复系统包括主处理模块、配置帧回读模块、故障检测模块和配置帧纠错与恢复模块，本发明通过在高可靠芯片上实现的故障检测与修复系统，实现对SRAM型FPGA内部配置信息进行按帧的回读、校验及回写或改写，实现了配置信息帧级别的故障检测和修复，极大提高了FPGA因空间环境单粒子效应所引发的配置信息翻转问题的检测率和修复能力，为SRAM型FPGA提供了一种实现方式简单、资源消耗率低、无需软件支持的通用可靠性设计方法。
-
Patent Agency Ranking
公开(公告)号：CN104484309A
公开(公告)日：2015-04-01
申请号：CN201410790968.9
申请日：2014-12-18
Applicant: 北京控制工程研究所
IPC: G06F15/78
Abstract: 本发明涉及一种支持部分可重构的航天用SoC的实现方法，通过在SoC中定义动态系统与静态系统，并对两个系统进行不同的设计，在系统运行的过程中能够对FPGA上的部分逻辑进行重配置，而未经配置的部分的逻辑功能不发生改变，使得动态部分可重构既具有软件的灵活性，又具有硬件的高效性，能够有效解决现有SOC内部功能和结构无法改变的现状，同时通过部分重构技术能够周期性地刷新配置位流，防止配置位流发生单粒子翻转，提高了SOC的可靠性和容错能力，使SOC的功能变更更加灵活。
-
公开(公告)号：CN103684734A
公开(公告)日：2014-03-26
申请号：CN201310557197.4
申请日：2013-11-11
Applicant: 北京控制工程研究所
IPC: H04L7/00
Abstract: 本发明公开了一种热备份冗余计算机时间同步系统及方法，包括时间监测模块，主时间戳通信计算模块和从时间戳通信计算模块；主计算机向从计算机发送同步报文，同步报文中包括发送时间T1；通过时间监测模块监测所述发送时间T1是否正确；当发送时间正确时，从计算机接收到所述同步报文，记录下收到该同步报文的时间Ti后，同时向主计算机发送应答报文；主计算机记录接收到所述应答报文的时间Ti’，并将该时间Ti’发送至从计算机；从计算机根据T1、Ti和Ti’计算时间偏差；从计算机根据所述时间偏差对本地时间进行校正；当发送时间不正确时，将当前的主计算机切换为从计算机，其它计算机切换为主计算机切换。本发明实现简单，减少了外部独立冗余校时硬件开销。
-
公开(公告)号：CN119718746A
公开(公告)日：2025-03-28
申请号：CN202411802174.X
申请日：2024-12-09
Applicant: 北京控制工程研究所
Abstract: 本发明涉及空间容错技术领域，特别涉及一种多维度COTS器件智能计算系统可靠性设计方法。方法包括：在所述智能计算模块和每一个对外接口模块内部分别设置一个对应的故障检测和恢复模块、设置一个分别与所述智能计算模块和所述对外接口模块连接的长时延系统级看门狗；长时延系统级看门狗包括锁存仲裁电路和多路长时延脉冲发生器，锁存仲裁电路用于接收智能计算模块和N个对外接口模块发送的清除信号，经锁存和仲裁后分别对每路长时延脉冲发生器的计时进行清除，若计时超出第一设定时延后输出第一复位信号，对对应的智能计算模块或对外接口模块进行复位重启。本方案，采用两级可靠性设计，相较于备份设计，可以节省对空间和计算资源的占用。
-
公开(公告)号：CN119621614A
公开(公告)日：2025-03-14
申请号：CN202411706797.7
申请日：2024-11-26
Applicant: 北京控制工程研究所
Abstract: 本发明公开了一种基于SPI接口的可靠性数据传输方法，属于数据通信技术领域。方法包括：所述SPI接口包括主控端和从控端，所述从控端设置有从控发送队列，从控端当存在所需向主控端发送的从控数据时，将从控数据写入至所述从控发送队列中；所述方法还包括：主控端周期性按照发送数据帧格式向从控端发送主控数据；从控端针对主控端每次发送的主控数据向主控端进行数据反馈，通过结合主控端发送的主控数据以及所述从控发送队列中是否存在从控数据，确定向主控端进行数据反馈时是否反馈有效数据；其中，从控端是按照接收数据帧格式向主控端进行数据反馈的。本发明能够提高SPI接口的主从端数据传输的可靠性。
-
公开(公告)号：CN104579313B
公开(公告)日：2018-07-24
申请号：CN201410841843.4
申请日：2014-12-30
Applicant: 北京控制工程研究所
IPC: H03K19/177
Abstract: 本发明涉及一种基于配置帧的在轨SRAM型FPGA故障检测与修复方法，通过故障检测与修复系统实现，故障检测与修复系统包括主处理模块、配置帧回读模块、故障检测模块和配置帧纠错与恢复模块，本发明通过在高可靠芯片上实现的故障检测与修复系统，实现对SRAM型FPGA内部配置信息进行按帧的回读、校验及回写或改写，实现了配置信息帧级别的故障检测和修复，极大提高了FPGA因空间环境单粒子效应所引发的配置信息翻转问题的检测率和修复能力，为SRAM型FPGA提供了一种实现方式简单、资源消耗率低、无需软件支持的通用可靠性设计方法。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.027 seconds)
