-
公开(公告)号：CN118508076A
公开(公告)日：2024-08-16
申请号：CN202410978120.2
申请日：2024-07-22
Applicant: 北京国科天迅科技股份有限公司
IPC: H01Q3/00
Abstract: 本发明提供一种基于多模谐振的方向图调控表面，涉及微波通信技术领域，所述方向图调控表面包括：多个阵列排布的贴片调控单元；每个贴片调控单元均包括介质基片、金属贴片、金属地板和多个相同的短路部件；金属贴片位于介质基片的一侧表面；金属地板位于介质基片的另一侧表面；每个短路部件均穿透介质基片，并与金属贴片和金属地板连接；多个相同的短路部件均分为第一组短路部件和第二组短路部件；第一组短路部件位于金属贴片中TM02模式电场零点处，第二组短路部件位于金属贴片中TM03模式电场零点处。本发明在保证低成本低剖面的条件下，实现在两个工作频率独立进行方向图指向调控。
-
公开(公告)号：CN117591065B
公开(公告)日：2024-06-18
申请号：CN202311585189.0
申请日：2023-11-24
Applicant: 北京国科天迅科技股份有限公司
Abstract: 本申请涉及一种信号处理电路、信号处理方法和信号处理芯片，在信号处理电路中包括信号输入模块、运算模块、信号输出模块，该电路还包括控制模块，控制模块用于确定配置参数，并根据配置参数确定运算模块的目标工作模式；信号输入模块用于输入待处理的原始信号；运算模块用于根据目标工作模式控制各计算单元对原始信号执行与目标工作模式对应的信号处理运算，得到运算结果；信号输出模块用于输出与目标工作模式对应的运算结果。本申请的信号处理电路通过对运算模块中计算单元的复用，在不同工作模式下控制计算单元进行与工作模式对应的运算，大大减少电路的面积，功耗低，可靠性高。
-
公开(公告)号：CN118152325A
公开(公告)日：2024-06-07
申请号：CN202410585138.6
申请日：2024-05-11
Applicant: 北京国科天迅科技股份有限公司
Abstract: 本申请涉及一种串行数据传输装置。该装置包括：第一从节点，用于获取待传输数据，待传输数据包括第二从节点的编号；根据第二从节点和第一从节点的节点编号选择第一数据传输方向，并通过第一从节点的第一自适应全向耦合器根据第一数据传输方向将待传输数据发送至第二从节点；第二从节点，用于通过第二自适应全向耦合器接收待传输数据；根据待传输数据中的测试数据相位选择第二数据传输方向，并在识别到待传输数据中的编号为第二从节点的编号时，通过第二自适应全向耦合器根据第二数据传输方向发送应答数据至第一从节点；第一从节点，用于在接收到应答数据后，与第二从节点进行数据传输。采用本方法能够使得从节点准确获知互通节点信号的输入端口。
-
公开(公告)号：CN117787168A
公开(公告)日：2024-03-29
申请号：CN202311525411.8
申请日：2023-11-15
Applicant: 北京国科天迅科技股份有限公司
IPC: G06F30/343 , G06F15/78
Abstract: 本发明提供一种FPGA的速度等级确定方法、装置及电子设备，涉及集成电路技术领域，其中方法包括：基于目标FPGA中的查找表LUT，得到组合逻辑环电路；基于所述组合逻辑环电路，确定所述目标FPGA的延迟值；基于所述目标FPGA的延迟值，确定所述目标FPGA的实际速度等级。从而可以根据目标FPGA的实际速度等级来生产相应的产品，保障FPGA芯片相关产品的性能质量。
-
公开(公告)号：CN117785297A
公开(公告)日：2024-03-29
申请号：CN202311542098.9
申请日：2023-11-17
Applicant: 北京国科天迅科技股份有限公司
IPC: G06F9/4401 , G06F5/06
Abstract: 本发明提供一种基于事件触发的降低FPGA功耗的装置，涉及FPGA技术领域，该装置包括：PMU和多个用于数据处理的功能模块；所述PMU中包括多个门控模块，每个所述门控模块与一个所述功能模块相对应；任一门控模块用于根据前级功能模块输出的写使能信号、所述前级功能模块的FIFO输出的空信号、以及当前功能模块输出的完成信号，输出门控时钟信号至所述当前功能模块以及所述当前功能模块的FIFO的写时钟端，以控制所述当前功能模块的时钟开启或关闭。可实现极限敏感度的休眠‑唤醒，进一步压榨功耗下限，并且这种休眠‑唤醒不是基于整个FPGA芯片的，而是基于模块的，颗粒度更细，因此低功耗控制更加精细。
-
Patent Agency Ranking
公开(公告)号：CN117556759A
公开(公告)日：2024-02-13
申请号：CN202311540711.3
申请日：2023-11-17
Applicant: 北京国科天迅科技股份有限公司
IPC: G06F30/347 , G06F18/241
Abstract: 本申请实施例提供一种FPGA管脚分配方法、装置及存储介质，属于电数字数据处理技术领域，所述方法包括：获取FPGA管脚的分配信息，所述分配信息包括电磁干扰信息；基于所述电磁干扰信息中的骚扰源信息、耦合途径信息和敏感模块信息，进行所述FPGA管脚的分配。本申请实施例提供的FPGA管脚分配方法、装置及存储介质，通过对电磁场理论的应用，可以根据电磁干扰信息中的骚扰源信息、耦合途径信息和敏感模块信息对FPGA管脚进行分配，从而可以解决高频、低频信号域串扰等看不见的问题，提高FPGA系统的稳定性。
-
公开(公告)号：CN118827278B
公开(公告)日：2025-02-14
申请号：CN202411290286.1
申请日：2024-09-14
Applicant: 北京国科天迅科技股份有限公司
IPC: H04L12/437
Abstract: 本发明提供一种双向环网及其通信方法、支持双向环网的交换机，其中双向环网包括多个呈环形连接的节点，每个节点包括第一端口和第二端口，每个端口包括接收接口和发送接口；对于每个节点：通过所述第一端口的接收接口接收上游节点的正向数据，并依次经由第一端口的发送接口、第二端口的接收接口以及第二端口的发送接口将正向数据发送至下游节点；通过第二端口的接收接口接收下游节点的反向数据，并依次经由第二端口的发送接口、第一端口的接收接口以及所述第一端口的发送接口将反向数据发送至上游节点；从而形成双向环网的结构，可以同时沿正向和方向传递数据，避免了某个节点发生故障时会导致整个网络的瘫痪，保证了环网的可靠性和稳定性。
-
公开(公告)号：CN119341860A
公开(公告)日：2025-01-21
申请号：CN202411910111.6
申请日：2024-12-24
Applicant: 北京国科天迅科技股份有限公司
Abstract: 本发明涉及提供一种高速串行数据传输技术领域，提供一种FC总线型网络的端口故障检测方法、装置、设备及介质，该方法包括：在FC总线型网络产生周期脉冲信号的情况下；通过端口检测电路检测FC总线型网络的待测节点端口，得到第一比较值和第二比较值；基于端口检测电路对第一比较值和第二比较值进行异或处理，得到第一综合结果；基于第一综合结果，确定待测节点端口的故障类型。本发明通过异或处理，得到唯一的综合结果，从而提高检测的效率、降低检测的复杂度。
-
公开(公告)号：CN118413461B
公开(公告)日：2024-10-11
申请号：CN202410869454.6
申请日：2024-07-01
Applicant: 北京国科天迅科技股份有限公司
Abstract: 本发明提供一种总线型网络的节点端口故障检测方法、装置及电子设备，涉及串行数据传输技术领域，其中，所述方法包括：调用端口检测电路与运行中所述总线型网络的待检测节点端口进行连接，并获取与所述端口检测电路对应的参考电平；获取所述总线型网络的待检测节点端口的节点端口电平；根据所述参考电平和所述节点端口电平，确定所述端口检测电路的目标输出结果，并基于所述目标输出结果确定所述待检测节点端口的节点端口故障类型。实现在不中断总线型网络工作的情况下，高效、准确检测节点端口的故障类型。
-
公开(公告)号：CN117590897B
公开(公告)日：2024-08-06
申请号：CN202311574513.9
申请日：2023-11-23
Applicant: 北京国科天迅科技股份有限公司
IPC: G06F1/10
Abstract: 本申请涉及一种芯片及芯片控制方法。所述芯片包括采样模块，采样模块用于接收目标芯片发送的芯片反馈时钟及输入数据，基于芯片反馈时钟确定接收时钟，基于接收时钟对所述输入数据进行采样，得到采样数据，并将采样数据发送至目标模块。其中，接收时钟和芯片反馈时钟的相位差为预设相位差，且预设相位差是根据芯片的建立时间及保持时间确定的。采用本芯片能够提高在目标芯片超频的情况下主控芯片采集数据的稳定性。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.034 seconds)
