公开(公告)号：CN116795685A

公开(公告)日：2023-09-22

申请号：CN202310280811.0

申请日：2023-03-21

Applicant: 北京京航计算通讯研究所 ,  北京深维科技有限公司

Inventor： 王栋 ,  李丽华 ,  赵静 ,  汤泽宇 ,  高媛 ,  樊平 ,  罗国杰 ,  张丹丹

IPC: G06F11/36 ,  G06F8/41 ,  G06F30/33 ,  G06F30/327

Abstract: 本发明涉及一种Verilog代码缺陷检测方法和系统，属于FPGA测试领域。本发明的方法和系统基于缺陷检测需求和原始Verilog代码，得到待检测Verilog代码；描述Verilog保留字、结构、变量名称分别与CST标签/标签组的对应关系，描述Verilog变量名称与LLHD变量名称的对应关系，描述CST表达中的键值对与LLHD表达式的对应关系；基于上述各对应关系，将待检测Verilog代码转换为CST表达和LLHD表达；基于缺陷检测需求分别编写对应CST表达和/或LLHD表达的缺陷检测函数进行缺陷检测，可以检测出Verilog代码缺陷，并确定缺陷所在的Verilog代码行。本发明通过将Verilog代码转换为具象语法树CST表达和底层硬件描述LLHD表达两种中间表示，实现了Verilog代码中的语义级缺陷的检测，并且实现了缺陷检测规则的定制。

公开(公告)号：CN102854801A

公开(公告)日：2013-01-02

申请号：CN201210358760.0

申请日：2012-09-25

Applicant: 北京京航计算通讯研究所

Inventor： 王栋 ,  张国宇 ,  刘军 ,  刘伟 ,  郑金艳 ,  杨楠 ,  李丽华 ,  毕文敬 ,  田彪 ,  彭鸣 ,  张清 ,  陈朋 ,  赵静 ,  荣高峰

IPC: G05B17/02 ,  G05B23/02

Abstract: 本发明属于可编程逻辑器件测试技术领域，具体涉及一种基于分时复用的大数据量FPGA仿真测试方法，目的是为了解决大数据量FPGA仿真测试内存不足的问题，为了提高大数据量FPGA仿真测试的充分性。该方法包括减少仿真测试所使用的内存资源至仿真工具允许的容量围内的步骤；根据内存资源大小将需要测试的RAM数据分为若干部分的步骤；采用分时复用方式，分别对划分出的若干个RAM数据部分进行测试的步骤；在分时复用时，采用动态管理内存的方法，动态计算当前仿真测试所需要的系统内存空间并对内存进行分配和释放的步骤。