公开(公告)号：CN103646137A

公开(公告)日：2014-03-19

申请号：CN201310636905.3

申请日：2013-12-03

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 张颖 ,  潘亮 ,  陈波涛

IPC: G06F17/50

Abstract: 本发明提出了一种高安全芯片有源屏蔽物理保护结构的设计方法。芯片有源屏蔽物理保护结构具有防止高安全芯片受到侵入式攻击(如被物理篡改或探测)的作用。有源屏蔽线采用单层金属走线，布满芯片表面。为了保证下层物理图形不被攻击，通常金属走线采用最小的设计规则。如果全芯片布满按最小规则设计的图形，将会增加由于颗粒沾污导致的芯片电路功能性能失效的可能性。为了减少量产芯片电路失效，通常会放宽有源屏蔽线的宽度(width)或\和间距(spacing)。而放宽有源屏蔽线尺寸又会降低芯片的安全性。为了解决芯片安全性和量产产品的成品率(yield)之间的矛盾，本文提出了变截距(pitch)的有源屏蔽物理保护结构，实现芯片产品的安全性和成品率的双提升。

公开(公告)号：CN102800667A

公开(公告)日：2012-11-28

申请号：CN201210236253.X

申请日：2012-07-04

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 李勇 ,  潘亮 ,  陈波涛

IPC: H01L27/02

Abstract: 本发明是一种芯片设计中解决天线效应的方法和电路。某些芯片设计中需要采用有源屏蔽物理保护设计，其目的是为防止针对智能卡芯片的侵入式攻击。有源屏蔽层对需要物理修改、破坏芯片部分功能的攻击均有防御效果。有源屏蔽线采用顶层金属，其走线比较长，因此会带来严重的天线效应。采取传统的添加二极管的方法，往往会占用较大的芯片面积。本发明提出的方法是采用传输门结构的电路解决天线效应，电路结构简单，易于实现，而且采用此方法和电路，不会影响电路的功能。

公开(公告)号：CN104347621A

公开(公告)日：2015-02-11

申请号：CN201410427361.4

申请日：2014-08-27

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 张颖 ,  李志国 ,  潘亮

IPC: H01L27/02 ,  H01L23/60

Abstract: 本发明是一种多电源系、多封装形式的芯片静电放电保护方法。本方法除了使用了芯片内部的共用地线通路，同时利用sealring(密封环)中的“地”电位，将各个电源系的地连接起来的，使静电放电电流，通过并行的两个通路释放，避免放电通路上寄生电阻过大，造成芯片内部电路电位过高而损坏的情况。该方法可以在不增加芯片面积的前提下增强芯片的ESD性能。

公开(公告)号：CN102956632A

公开(公告)日：2013-03-06

申请号：CN201110255639.0

申请日：2011-08-31

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 孙磊 ,  张颖 ,  潘亮 ,  沈红伟

IPC: H01L27/02 ,  H01L29/06 ,  H02H9/00

Abstract: 本专利公开了一种基于SCR(Silicon Controlled Rectifier)的静电放电(Electrostatic Discharge，ESD)保护结构，这种ESD保护结构保护电子电路免受ESD损坏。该ESD保护结构包括一种NPNPN形式的双向SCR器件，此双向SCR器件包括两个对称的NMOS管，这两个NMOS的漏区通过N阱相连接，这两个NMOS管分别形成于被深N阱隔离出的P阱中，其中一个NMOS的栅、源区和衬底连接被保护的电子电路的一端，另外一个NMOS的栅、源区和衬底连接被保护的电子电路的另外一端，这两个NMOS管和连接它们漏区的N阱形成NPNPN形式的双向SCR，提供这两端之间的ESD防护。

公开(公告)号：CN1949509A

公开(公告)日：2007-04-18

申请号：CN200510112696.8

申请日：2005-10-14

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 周建锁 ,  潘亮 ,  刘华茂 ,  叶茵

IPC: H01L27/02 ,  H01L23/60

Abstract: 本发明提出了一种基于CMOS工艺的应用于射频识别芯片的片上静电放电(ESD)保护电路，它由芯片上用于连接芯片外部天线的两个压点对芯片地的静电放电保护电路和芯片内部与压点直接或者间接连接的电路两部分构成，给出了电路结构与设计方法。射频识别芯片产品(卡或标签)的生产加工要经过芯片加工、测试与封装等一系列复杂的工序，在整个生产过程中ESD现象比较严重，因此芯片的片上ESD保护电路是保证芯片避免ESD失效的重要措施。本发明提出的ESD保护电路考虑了人体模型(HBM)、机器模型(MM)和充电器件模型(CDM)三种放电模型，同时也兼顾了ESD保护电路的有效性以及对工艺的不敏感性，是一种鲁棒性强的用于射频识别芯片的ESD保护电路。

公开(公告)号：CN102956632B

公开(公告)日：2016-09-14

申请号：CN201110255639.0

申请日：2011-08-31

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 孙磊 ,  张颖 ,  潘亮 ,  沈红伟

IPC: H01L27/02 ,  H01L29/06 ,  H02H9/00

Abstract: 本专利公开了一种基于SCR(Silicon Controlled Rectifier)的静电放电(Electrostatic Discharge，ESD)保护结构，这种ESD保护结构保护电子电路免受ESD损坏。该ESD保护结构包括一种NPNPN形式的双向SCR器件，此双向SCR器件包括两个对称的NMOS管，这两个NMOS的漏区通过N阱相连接，这两个NMOS管分别形成于被深N阱隔离出的P阱中，其中一个NMOS的栅、源区和衬底连接被保护的电子电路的一端，另外一个NMOS的栅、源区和衬底连接被保护的电子电路的另外一端，这两个NMOS管和连接它们漏区的N阱形成NPNPN形式的双向SCR，提供这两端之间的ESD防护。