-
公开(公告)号：CN107017249A
公开(公告)日：2017-08-04
申请号：CN201710202712.5
申请日：2017-03-30
Applicant: 北京中电华大电子设计有限责任公司
CPC classification number: H01L27/0266 , H01L27/0296 , H01L29/0603 , H01L29/0684
Abstract: 本发明公开了一种改善ESD保护器件均匀导通的方法，适用于集成电路中ESD防护器件的特性改进，其中所述ESD保护器件包括并联排列的多个NMOS管，所述多个NMOS管的漏极通过金属连线接到I/O端口或电源端口，多个NMOS管的栅极、源极和衬底共同接到地电位。其特征为：在所述的ESD保护器件中，NMOS管的栅极去掉了Silicide(金属硅化物)。在I/O端口或电源端口出现正ESD脉冲时，栅极寄生电阻和栅漏寄生电容，将栅极电压耦合到一个高电位，降低了ESD保护器件的触发电压，使得并联排列的多个MOS管同时导通放电，ESD保护能力得到提高。
-
公开(公告)号：CN105529693A
公开(公告)日：2016-04-27
申请号：CN201510555309.1
申请日：2015-09-01
Applicant: 北京中电华大电子设计有限责任公司
Inventor： 李志国
IPC: H02H9/00
Abstract: 本发明一种集成电路内部ESD保护电路，包括：IO电源，用于为系统提供电源；IO ESD电路，用于传递外部与电路的信号VR，调节IO电源电压，将电压传到内部电路电源；内部ESD保护电路，用于内部电路电压高压时，充电至高位。采用本发明所述的电路，提高了内部ESD电路的响应速度。
-
公开(公告)号：CN106786451A
公开(公告)日：2017-05-31
申请号：CN201611085776.3
申请日：2016-11-30
Applicant: 北京中电华大电子设计有限责任公司
IPC: H02H9/04
CPC classification number: H02H9/04
Abstract: 本发明涉及微电子学中的集成电路(IC：Integrated Circuit)静电放电(ESD：Electro‑Static Discharge)保护设计技术领域，公开了一种模拟电源域ESD保护电路，应用于多电源域数模混合芯片的ESD电路设计，尤其适用于模拟电源域的ESD电路设计，通过跨电源域触发技术，即实现了对模拟电源域内核电路的ESD保护，也满足芯片的低功耗、抗噪声的要求，同时解决芯片正常工作时ESD放电电路误触发的问题。
-
公开(公告)号：CN103646946B
公开(公告)日：2017-01-04
申请号：CN201310637009.9
申请日：2013-12-03
Applicant: 北京中电华大电子设计有限责任公司
Inventor： 李志国
IPC: H01L27/02
Abstract: 本发明涉及微电子学中的集成电路(IC：Integrated Circuit)静电放电(ESD：Electro-Static Discharge)保护设计技术领域，公开了一种模拟I/O(Input/Output)ESD电路，提供了一种低成本、易设计、高可靠性的适用于高性能敏感模拟信号的IO ESD电路。其特征在于，本发明基于兼容LDMOS(Laterally Diffused Metal-Oxide-Semiconductor)的CMOS工艺设计，其中LDMOS版图按照非ESD规则设计，即采用最小设计规则设计，易于设计实现；节省了SAB(silicide blocking)mask，节约了生产成本；LDMOS兼容CMOS工艺，该LDMOS器件采用标准CMOS工艺流程的silicide(金属硅化物)工艺加工；该模拟IO中节省了传统结构的二级保护电阻和二级保护器件，大幅度降低了输入寄生参数对敏感模拟信号的影响；LDMOS通过自身沟道开启完成静电放电，具有开启速度快、开启电压低的优势，可对芯片提供可靠的ESD保护。
-
公开(公告)号：CN105528322A
公开(公告)日：2016-04-27
申请号：CN201510555376.3
申请日：2015-09-01
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F13/40
CPC classification number: G06F13/4081
Abstract: 本发明提供了一种防热插拔驱动可选的输出驱动电路，包括逻辑控制电路，第一级栅压控制电路，第二级栅压控制电路，第一级驱动电路，第二级驱动电路，驱动可选控制电路，ESD保护电路以及SUB和CTP信号产生电路采用本发明所述的电路，当I/O端口的信号电压高于I/O电源电压VCC时，I/O端口处的信号不会给I/O端口电源充电，造成内部电路功能混乱；此输出驱动电路的输出驱动能力可以根据内部电路控制信号配置，以达到驱动能力和I/O电源电压匹配。
-
Patent Agency Ranking
公开(公告)号：CN104347621A
公开(公告)日：2015-02-11
申请号：CN201410427361.4
申请日：2014-08-27
Applicant: 北京中电华大电子设计有限责任公司
Abstract: 本发明是一种多电源系、多封装形式的芯片静电放电保护方法。本方法除了使用了芯片内部的共用地线通路，同时利用sealring(密封环)中的“地”电位，将各个电源系的地连接起来的，使静电放电电流，通过并行的两个通路释放，避免放电通路上寄生电阻过大，造成芯片内部电路电位过高而损坏的情况。该方法可以在不增加芯片面积的前提下增强芯片的ESD性能。
-
公开(公告)号：CN103647265A
公开(公告)日：2014-03-19
申请号：CN201310636949.6
申请日：2013-12-03
Applicant: 北京中电华大电子设计有限责任公司
Inventor： 李志国
IPC: H02H9/04
Abstract: 本发明是一种集成电路全芯片静电放电(ESD，Electro Static Discharge)保护方法。本方法的集成电路全芯片ESD结构中，在每一个信号IO单元中都增加一个电源-地的ESD放电通路，即全芯片中不仅包含电源IO单元中的静电放电通路102，还包含每个信号IO单元中的静电放电通路101，从而在全芯片中达到增加静电放电通路，缩短IO之间静电放电通路，减小IO之间的放电电阻，提升全芯片静电放电效率，从而实现全芯片ESD水平的提升。
-
公开(公告)号：CN103646945B
公开(公告)日：2017-02-15
申请号：CN201310636669.5
申请日：2013-12-03
Applicant: 北京中电华大电子设计有限责任公司
Inventor： 李志国
IPC: H01L27/02
Abstract: 本发明公开了一种集成电路电源ESD保护电路。其特征在于，本发明中的电源ESD保护电路基于电压触发机制由电压触发单元发送触发信号给RC延迟单元，来控制ESD器件的表面沟道开启进行静电放电。而当电路正常工作时，对于夹杂着高频噪声的电源，本发明可以屏蔽电源噪声，降低电源噪声波动引起的电源漏电。该电路节省了传统ESD设计中的SAB和ESD注入mask，节约生产成本。本发明是一种成本低、响应快、开启电压低、电源漏电低、放电能力强的电源ESD保护电路。
-
公开(公告)号：CN103646944A
公开(公告)日：2014-03-19
申请号：CN201310636544.2
申请日：2013-12-03
Applicant: 北京中电华大电子设计有限责任公司
IPC: H01L27/02 , H05F3/00 , H03K19/003
Abstract: 本发明涉及微电子学中的集成电路(IC：Integrated Circuit)静电放电(ESD：Electro-Static Discharge)保护设计技术领域，公开了一种双模静电放电保护I／O(Input／Output)电路，其特征在于，本发明中一级保护电路与二级保护电路协同设计，提供ESD大电流放电通路的同时，通过双向电压箝位保护技术，实现对内核电路的全面保护，通过限流保护技术，实现对ESD电路本身的保护。该发明对人体模型放电和电子枪模型放电两种不同的放电模式都可以提供针对性的放电通路和针对性的保护，为一种双模静电放电保护I／O电路。
-
公开(公告)号：CN105528322B
公开(公告)日：2019-05-07
申请号：CN201510555376.3
申请日：2015-09-01
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F13/40
Abstract: 本发明提供了一种防热插拔驱动可选的输出驱动电路，包括逻辑控制电路，第一级栅压控制电路，第二级栅压控制电路，第一级驱动电路，第二级驱动电路，驱动可选控制电路，ESD保护电路以及SUB和CTP信号产生电路采用本发明所述的电路，当I/O端口的信号电压高于I/O电源电压VCC时，I/O端口处的信号不会给I/O电源充电，造成内部电路功能混乱；此输出驱动电路的输出驱动能力可以根据内部电路控制信号配置，以达到驱动能力和I/O电源电压匹配。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.03 seconds)
