公开(公告)号：CN104347621A

公开(公告)日：2015-02-11

申请号：CN201410427361.4

申请日：2014-08-27

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 张颖 ,  李志国 ,  潘亮

IPC: H01L27/02 ,  H01L23/60

Abstract: 本发明是一种多电源系、多封装形式的芯片静电放电保护方法。本方法除了使用了芯片内部的共用地线通路，同时利用sealring(密封环)中的“地”电位，将各个电源系的地连接起来的，使静电放电电流，通过并行的两个通路释放，避免放电通路上寄生电阻过大，造成芯片内部电路电位过高而损坏的情况。该方法可以在不增加芯片面积的前提下增强芯片的ESD性能。

公开(公告)号：CN102956632A

公开(公告)日：2013-03-06

申请号：CN201110255639.0

申请日：2011-08-31

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 孙磊 ,  张颖 ,  潘亮 ,  沈红伟

IPC: H01L27/02 ,  H01L29/06 ,  H02H9/00

Abstract: 本专利公开了一种基于SCR(Silicon Controlled Rectifier)的静电放电(Electrostatic Discharge，ESD)保护结构，这种ESD保护结构保护电子电路免受ESD损坏。该ESD保护结构包括一种NPNPN形式的双向SCR器件，此双向SCR器件包括两个对称的NMOS管，这两个NMOS的漏区通过N阱相连接，这两个NMOS管分别形成于被深N阱隔离出的P阱中，其中一个NMOS的栅、源区和衬底连接被保护的电子电路的一端，另外一个NMOS的栅、源区和衬底连接被保护的电子电路的另外一端，这两个NMOS管和连接它们漏区的N阱形成NPNPN形式的双向SCR，提供这两端之间的ESD防护。

公开(公告)号：CN102956632B

公开(公告)日：2016-09-14

申请号：CN201110255639.0

申请日：2011-08-31

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 孙磊 ,  张颖 ,  潘亮 ,  沈红伟

IPC: H01L27/02 ,  H01L29/06 ,  H02H9/00

Abstract: 本专利公开了一种基于SCR(Silicon Controlled Rectifier)的静电放电(Electrostatic Discharge，ESD)保护结构，这种ESD保护结构保护电子电路免受ESD损坏。该ESD保护结构包括一种NPNPN形式的双向SCR器件，此双向SCR器件包括两个对称的NMOS管，这两个NMOS的漏区通过N阱相连接，这两个NMOS管分别形成于被深N阱隔离出的P阱中，其中一个NMOS的栅、源区和衬底连接被保护的电子电路的一端，另外一个NMOS的栅、源区和衬底连接被保护的电子电路的另外一端，这两个NMOS管和连接它们漏区的N阱形成NPNPN形式的双向SCR，提供这两端之间的ESD防护。

公开(公告)号：CN100582806C

公开(公告)日：2010-01-20

申请号：CN200610144043.2

申请日：2006-11-24

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 薛一鸣 ,  魏春峰 ,  马依迪 ,  张颖

IPC: G01R31/40 ,  G01R31/42 ,  G01R31/36 ,  G01R19/00 ,  G01R19/165

Abstract: 本发明是一种降低集成电路电源检测电路功耗的方法和电路结构，所述的电路结构包括可关断的双阈值电压检测模块及其启动控制电路。双阈值电压检测模块包括可关断的上电、下电检测电路；启动控制电路产生两路控制输出信号，用于双阈值电压检测模块上电检测、掉电检测的开启和关断。通过有效控制启动控制电路的开启和关断，可以有效降低电压检测电路的功耗，并满足电源监测的目的。本发明所述的电路结构简单、工作稳定可靠，降低功耗效果明显。

公开(公告)号：CN103646137A

公开(公告)日：2014-03-19

申请号：CN201310636905.3

申请日：2013-12-03

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 张颖 ,  潘亮 ,  陈波涛

IPC: G06F17/50

Abstract: 本发明提出了一种高安全芯片有源屏蔽物理保护结构的设计方法。芯片有源屏蔽物理保护结构具有防止高安全芯片受到侵入式攻击(如被物理篡改或探测)的作用。有源屏蔽线采用单层金属走线，布满芯片表面。为了保证下层物理图形不被攻击，通常金属走线采用最小的设计规则。如果全芯片布满按最小规则设计的图形，将会增加由于颗粒沾污导致的芯片电路功能性能失效的可能性。为了减少量产芯片电路失效，通常会放宽有源屏蔽线的宽度(width)或\和间距(spacing)。而放宽有源屏蔽线尺寸又会降低芯片的安全性。为了解决芯片安全性和量产产品的成品率(yield)之间的矛盾，本文提出了变截距(pitch)的有源屏蔽物理保护结构，实现芯片产品的安全性和成品率的双提升。

公开(公告)号：CN101191823A

公开(公告)日：2008-06-04

申请号：CN200610144043.2

申请日：2006-11-24

Applicant: 北京中电华大电子设计有限责任公司

Inventor： 薛一鸣 ,  魏春峰 ,  马依迪 ,  张颖

IPC: G01R31/40 ,  G01R31/42 ,  G01R31/36 ,  G01R19/00 ,  G01R19/165

Abstract: 本发明是一种降低集成电路电源检测电路功耗的方法和电路结构，所述的电路结构包括可关断的双阈值电压检测模块及其启动控制电路。双阈值电压检测模块包括可关断的上电、下电检测电路；启动控制电路产生两路控制输出信号，用于双阈值电压检测模块上电检测、掉电检测的开启和关断。通过有效控制启动控制电路的开启和关断，可以有效降低电压检测电路的功耗，并满足电源监测的目的。本发明所述的电路结构简单、工作稳定可靠，降低功耗效果明显。