公开(公告)号：CN1689160A

公开(公告)日：2005-10-26

申请号：CN03820714.1

申请日：2003-08-29

Applicant: 富士通株式会社 ,  斯潘生公司 ,  先进微装置公司

Inventor： 小森秀树 ,  岛田久幸 ,  孙禹 ,  木下博幸

IPC: H01L27/10 ,  H01L29/788 ,  H01L29/792 ,  H01L21/8247

CPC classification number: H01L27/11521 ,  H01L21/823425 ,  H01L21/823468 ,  H01L27/115 ,  H01L27/11568 ,  Y10S257/90

Abstract: 本发明的漏极(7)包括：与控制栅极(5)相匹配而形成的、低浓度的浅的低浓度杂质区域(7a)；与侧壁膜(8)相匹配而形成且比低浓度杂质区域(7a)高浓度的深的高浓度杂质区域(7b)，由此，利用低浓度杂质区域(7a)来改善短沟道效果并提高编程效率，并且，在高浓度杂质区域(7b)中设置漏极接触孔形成部位(70)，以降低漏极(7)中的接触电阻。

公开(公告)号：CN1196189C

公开(公告)日：2005-04-06

申请号：CN01806324.1

申请日：2001-03-12

Applicant: 先进微装置公司

Inventor： 杰弗瑞·A·雪德斯 ,  杜汪·D·帕 ,  马克·T·拉姆斯拜 ,  孙禹 ,  A·T·会 ,  M·C·甄

IPC: H01L21/8247 ,  H01L21/8246

Abstract: 在非挥发内存装置(1)的双重间隔器(two-step spacer)的制造程序中，先在晶圆基体(3)上沉积一层薄的氧化层(12)，而在非挥发性内存装置(1)的核心部位(24)中留下一间隙，使得经由此间隙完成注入及/或达成氧化物-氮化物-氧化物去除作业。在注入后，沉积第二间隔器(13)。在沉积第二间隔器后，执行周边间隔器蚀刻。应用上述说明的方法，形成一间隔器。

公开(公告)号：CN1186812C

公开(公告)日：2005-01-26

申请号：CN00814181.9

申请日：2000-09-29

Applicant: 先进微装置公司

Inventor： T·C·萧 ,  M·T·瑞斯白 ,  孙禹

IPC: H01L21/8247 ,  H01L27/105

Abstract: 通过降低光阻去除期间的抗反射膜损失来取得改进的半导体装置外围电路区域中栅极结构尺寸的精确度，该光阻去除对应于在形成图形及离子注入期间，在核心存储单元区域中形成多个掩模。实施例包括依序蚀刻核心存储单元区域中叠层式栅极结构、光阻的剥除以及蚀刻从而在外围电路区域中形成栅极结构。然后，在核心存储单元区域中实施多次掩模与离子注入，随后剥除光阻层。

公开(公告)号：CN1421046A

公开(公告)日：2003-05-28

申请号：CN01806324.1

申请日：2001-03-12

Applicant: 先进微装置公司

Inventor： 杰弗瑞·A·雪德斯 ,  杜汪·D·帕 ,  马克·T·拉姆斯拜 ,  孙禹 ,  A·T·会 ,  M·C·甄

IPC: H01L21/8247 ,  H01L21/8246

Abstract: 在非挥发内存装置(1)的双重间隔器(two－stepspacer)的制造程序中，先在晶圆基体(3)上沉积一层薄的氧化层(12)，而在非挥发性内存装置(1)的核心部位(24)中留下一间隙，使得经由此间隙完成植入及/或达成氧化物－氮化物－氧化物去除作业。在植入后，沉积第二间隔器(13)。在沉积第二间隔器后，执行周边间隔器蚀刻。应用上述说明的方法，形成一间隔器。

公开(公告)号：CN1610968A

公开(公告)日：2005-04-27

申请号：CN02826380.4

申请日：2002-12-11

Applicant: 先进微装置公司

Inventor： 金恩顺 ,  孙禹 ,  木下博元 ,  张国栋 ,  H·K·沙奇 ,  M·S·张

IPC: H01L21/762 ,  H01L21/311 ,  H01L21/316

CPC classification number: H01L21/76235

Abstract: 本发明揭示一种于半导体制造期间执行浅槽隔离以改善沟槽的角部圆角化的方法。本方法包括蚀刻沟槽(34)进入作用区(30)之间的硅基板(24)，并在该沟槽(34)上执行双重衬底氧化工艺。本方法进一步包括于该作用区(30)上执行双重牺牲氧化工艺(72)和(76)，其中各沟槽(34)的角部(35)由此四个氧化工艺而实质上形成圆角化。

公开(公告)号：CN100373622C

公开(公告)日：2008-03-05

申请号：CN03820714.1

申请日：2003-08-29

Applicant: 富士通株式会社 ,  斯潘生公司 ,  先进微装置公司

Inventor： 小森秀树 ,  岛田久幸 ,  孙禹 ,  木下博幸

IPC: H01L27/10 ,  H01L29/788 ,  H01L29/792 ,  H01L21/8247

CPC classification number: H01L27/11521 ,  H01L21/823425 ,  H01L21/823468 ,  H01L27/115 ,  H01L27/11568 ,  Y10S257/90

Abstract: 本发明的漏极(7)包括：与控制栅极(5)相匹配而形成的、低浓度的浅的低浓度杂质区域(7a)；与侧壁膜(8)相匹配而形成且比低浓度杂质区域(7a)高浓度的深的高浓度杂质区域(7b)，由此，利用低浓度杂质区域(7a)来改善短沟道效果并提高编程效率，并且，在高浓度杂质区域(7b)中设置漏极接触孔形成部位(70)，以降低漏极(7)中的接触电阻。

公开(公告)号：CN1378704A

公开(公告)日：2002-11-06

申请号：CN00814181.9

申请日：2000-09-29

Applicant: 先进微装置公司

Inventor： T·C·萧 ,  M·T·瑞斯白 ,  孙禹

IPC: H01L21/8247 ,  H01L27/105

Abstract: 通过降低光阻去除期间的减反射膜损失来取得改进的半导体装置外围电路区域中栅极结构尺寸的精确度,该光阻去除对应于在形成图形及离子注入期间,在核心存储单元区域中形成多个掩模。实施例包括依序蚀刻核心存储单元区域中叠层式栅极结构、光阻的剥除以及蚀刻从而在外围电路区域中形成栅极结构。然后,在核心存储单元区域中实施多次掩模与离子注入,随后剥除光阻涂层。

公开(公告)号：CN1376309A

公开(公告)日：2002-10-23

申请号：CN00813303.4

申请日：2000-08-31

Applicant: 先进微装置公司 ,  富士通股份有限公司

Inventor： 张稷 ,  R·J·黄 ,  吉江敬三郎 ,  孙禹

IPC: H01L27/105 ,  H01L21/8247 ,  H01L21/28 ,  H01L27/115 ,  H01L29/788

CPC classification number: H01L29/42324 ,  H01L29/40114

Abstract: 通过以氮化硅加盖及侧壁层封装各个MOS晶体管及浮动栅极存储单元的钨栅极接点,以制造用于闪速EEPROM的钨栅极MOS晶体管及存储单元。本发明方法有利于在高温及氧化环境的后续工艺中,预防有害的氧化。