公开(公告)号：CN1689160A

公开(公告)日：2005-10-26

申请号：CN03820714.1

申请日：2003-08-29

Applicant: 富士通株式会社 ,  斯潘生公司 ,  先进微装置公司

Inventor： 小森秀树 ,  岛田久幸 ,  孙禹 ,  木下博幸

IPC: H01L27/10 ,  H01L29/788 ,  H01L29/792 ,  H01L21/8247

CPC classification number: H01L27/11521 ,  H01L21/823425 ,  H01L21/823468 ,  H01L27/115 ,  H01L27/11568 ,  Y10S257/90

Abstract: 本发明的漏极(7)包括：与控制栅极(5)相匹配而形成的、低浓度的浅的低浓度杂质区域(7a)；与侧壁膜(8)相匹配而形成且比低浓度杂质区域(7a)高浓度的深的高浓度杂质区域(7b)，由此，利用低浓度杂质区域(7a)来改善短沟道效果并提高编程效率，并且，在高浓度杂质区域(7b)中设置漏极接触孔形成部位(70)，以降低漏极(7)中的接触电阻。

公开(公告)号：CN100373622C

公开(公告)日：2008-03-05

申请号：CN03820714.1

申请日：2003-08-29

Applicant: 富士通株式会社 ,  斯潘生公司 ,  先进微装置公司

Inventor： 小森秀树 ,  岛田久幸 ,  孙禹 ,  木下博幸

IPC: H01L27/10 ,  H01L29/788 ,  H01L29/792 ,  H01L21/8247

CPC classification number: H01L27/11521 ,  H01L21/823425 ,  H01L21/823468 ,  H01L27/115 ,  H01L27/11568 ,  Y10S257/90

Abstract: 本发明的漏极(7)包括：与控制栅极(5)相匹配而形成的、低浓度的浅的低浓度杂质区域(7a)；与侧壁膜(8)相匹配而形成且比低浓度杂质区域(7a)高浓度的深的高浓度杂质区域(7b)，由此，利用低浓度杂质区域(7a)来改善短沟道效果并提高编程效率，并且，在高浓度杂质区域(7b)中设置漏极接触孔形成部位(70)，以降低漏极(7)中的接触电阻。

公开(公告)号：CN1378703A

公开(公告)日：2002-11-06

申请号：CN00814074.X

申请日：2000-10-16

Applicant: 先进微装置公司 ,  富士通株式会社

Inventor： 阿维得·哈利亚 ,  罗伯特·B·欧格 ,  小森秀树 ,  K·欧

IPC: H01L21/28 ,  H01L29/792

Abstract: 一种于二位EEPROM装置(10)制造ONO浮动栅极电极(26)的方法,包括使用高温氧化物(HTO)沉积处理形成顶氧化物层(32),其中HTO处理是在700至约800℃温度利用LPCVD或RTCVD沉积处理器进行。该方法进一步包括使用原位LPCVD或RTCVD沉积处理循序形成一层氮化硅层(30)及一层顶氧化物层(32),其中于形成顶氧化物层(32)之前,氮化硅层(30)未暴露于周围气氛。使用HTO沉积处理形成顶氧化物层(32),经由减少ONO浮动栅极电极(26)的电荷泄漏而提供改进的二位EEPROM内存装置(10)。