-
公开(公告)号：CN108109900B
公开(公告)日：2021-04-09
申请号：CN201611048954.5
申请日：2016-11-24
IPC分类号： H01L21/02 , H01L27/11521
摘要： 本发明公开了一种半导体装置及其制造方法，涉及半导体技术领域。其中，所述方法包括：提供半导体衬底，所述半导体衬底包括彼此间隔开的第一区域和第二区域，所述第一区域和所述第二区域的表面具有第一氧化物层；执行氮化处理，以在所述第一区域和所述第二区域的表面的第一氧化物层的顶部区域形成氮化物阻挡层；去除所述第二区域上经氮化处理后的第一氧化物层；执行氧化处理，以在所述第二区域的表面形成第二氧化物层。
-
公开(公告)号：CN107731740B
公开(公告)日：2020-03-10
申请号：CN201610667669.5
申请日：2016-08-12
IPC分类号： H01L21/768
摘要： 本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底中或衬底上具有电连接结构，所述电连接结构上具有介质层；形成贯穿所述介质层的接触孔，所述接触孔底部暴露出所述电连接结构；通过原子层气相沉积工艺在所述接触孔底部和侧壁表面形成金属化物层；去除所述接触孔侧壁表面的金属化物层，形成金属化物；形成金属化物之后，在所述接触孔中形成插塞。原子层沉积工艺的间隙填充性能和阶梯覆盖性好，能够较容易地在所述接触孔底部表面形成金属化物层。
-
公开(公告)号：CN106486357B
公开(公告)日：2020-03-10
申请号：CN201510552896.9
申请日：2015-09-02
发明人： 禹国宾
IPC分类号： H01L21/318
摘要： 一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成III‑V族半导体材料层；对所述III‑V族半导体材料层进行氮化处理，直至部分厚度的所述III‑V族半导体材料层形成氮化物层；在所述氮化处理后，在所述氮化物层上形成栅介质层。所述半导体结构的形成方法提高所形成的半导体结构性能。
-
公开(公告)号：CN106158648B
公开(公告)日：2019-12-27
申请号：CN201510174056.3
申请日：2015-04-13
发明人： 禹国宾
IPC分类号： H01L21/336 , H01L21/02
摘要： 本发明涉及半导体制造技术领域，尤其涉及一种制备Fin FET器件的方法，可基于传统的先栅极或后栅极工艺，通过在鳍状结构上制备栅极结构后，于隔离区域中先制备第一隔离薄膜后，再于该第一隔离薄膜的表面上覆盖第二隔离薄膜，由于覆盖鳍状结构相同位置区域上的第一隔离薄膜和第二隔离薄膜具有不同的厚度，以使得其之间能够相互补充，进而形成一覆盖在鳍状结构不同位置处具有均一厚度的隔离层，在有效改善隔离结构作用的同时，提高了Fin FET的器件性能及产品良率。
-
公开(公告)号：CN106856192A
公开(公告)日：2017-06-16
申请号：CN201510904215.0
申请日：2015-12-09
IPC分类号： H01L21/8238 , H01L21/28
摘要： 一种晶体管的形成方法，所述晶体管的形成方法包括：提供半导体衬底，所述半导体衬底包括第二区域和第一区域，所述第一区域上形成有第一金属栅极，所述第二区域上形成有第二伪栅极，所述半导体衬底表面还具有介质层，所述介质层表面与第一金属栅极、第二伪栅极表面齐平；在第一金属栅极表面形成保护层，所述保护层由表面活性剂分子吸附构成；去除所述第二伪栅极，在第二区域上形成第二凹槽；形成填充满所述第二凹槽的第二金属栅极。上述方法可以提高形成的晶体管的性能。
-
公开(公告)号：CN105826376A
公开(公告)日：2016-08-03
申请号：CN201510007371.7
申请日：2015-01-07
IPC分类号： H01L29/78 , H01L29/10 , H01L21/336
摘要： 本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及制备半导体器件的方法，通过在核心器件区依次制备SiGe层和TiN层，以作为后续制备的样本栅与衬底之间的层间介质层，并于介质层中形成具有侧墙及层间介质薄膜的样本栅极结构之后，依次去除样本栅、SiGe层和TiN层，以在核心器件区中采用化学氧化工艺制备栅氧化物薄膜及位于其上的金属栅极，进而使得形成器件结构的EOT尺寸满足工艺需求；由于在去除SiGe层和TiN层时，不会对上述的侧墙及层间介质薄膜造成损失，进而保证了后续制备的金属栅极结构的完整性，大大提高了最终制备器件的性能及良率。
-
公开(公告)号：CN102418149B
公开(公告)日：2016-05-25
申请号：CN201010299350.4
申请日：2010-09-25
摘要： 一种低温快速热处理的温度监控方法，包括：提供P型掺杂的半导体衬底，所述半导体衬底表面形成有非晶区；对所述半导体衬底进行离子激活处理；对所述半导体衬底进行低温快速热处理；检测所述半导体衬底表面的衬底参数；基于衬底参数与反应温度的对应关系，确定所述低温快速热处理的实际反应温度。本发明基于半导体衬底中掺杂离子的失活效应来监测低温快速热处理的反应温度，提高了在低温快速热处理温度范围内所述监测的准确性。
-
公开(公告)号：CN104810266A
公开(公告)日：2015-07-29
申请号：CN201410042193.7
申请日：2014-01-28
发明人： 禹国宾
IPC分类号： H01L21/28 , H01L21/336
CPC分类号： H01L29/66477 , H01L29/401
摘要： 一种半导体器件的形成方法，包括：提供衬底，衬底表面形成有栅极结构；在栅极结构两侧衬底内形成掺杂区；在掺杂区表面形成第一金属层；在掺杂区表面形成第一金属接触层；在第一金属接触层表面形成第二金属层；对第二金属层进行第二退火处理，使第二金属层中的金属扩散至第一金属接触层内，将第一金属接触层转化为第二金属接触层，第二金属接触层与衬底间的肖特基势垒高度低于第一金属接触层与衬底间的肖特基势垒高度。本发明采用退火处理工艺使金属原子扩散至第一金属接触层内，形成的第二金属接触层的金属原子分布均匀，具有较强的降低第二金属接触层与衬底间肖特基势垒高度的能力，从而降低半导体器件的接触电阻，优化半导体器件的驱动性能。
-
公开(公告)号：CN106856189B
公开(公告)日：2020-10-09
申请号：CN201510907954.5
申请日：2015-12-09
发明人： 禹国宾
IPC分类号： H01L21/762 , H01L21/02
摘要： 一种浅沟槽隔离结构及其形成方法，所述浅沟槽隔离结构的形成方法包括：提供半导体衬底；在所述半导体衬底内形成凹槽；形成填充满凹槽下部分的第一氧化物层；在所述第一氧化物层以及未被填充的凹槽侧壁表面形成致密氧化层；在所述致密氧化层表面形成填充满所述凹槽的第二氧化物层，所述致密氧化层的致密度大于第一氧化物层和第二氧化物层的致密度。所述方法可以提高形成的浅沟槽隔离结构的性能。
-
公开(公告)号：CN106856192B
公开(公告)日：2020-02-07
申请号：CN201510904215.0
申请日：2015-12-09
IPC分类号： H01L21/8238 , H01L21/28
摘要： 一种晶体管的形成方法，所述晶体管的形成方法包括：提供半导体衬底，所述半导体衬底包括第二区域和第一区域，所述第一区域上形成有第一金属栅极，所述第二区域上形成有第二伪栅极，所述半导体衬底表面还具有介质层，所述介质层表面与第一金属栅极、第二伪栅极表面齐平；在第一金属栅极表面形成保护层，所述保护层由表面活性剂分子吸附构成；去除所述第二伪栅极，在第二区域上形成第二凹槽；形成填充满所述第二凹槽的第二金属栅极。上述方法可以提高形成的晶体管的性能。
-
-
-
-
-
-
-
-
-
搜索结果
195 条记录 (耗时 0.072 秒)
