-
公开(公告)号：CN111696920A
公开(公告)日：2020-09-22
申请号：CN201910189259.8
申请日：2019-03-13
IPC分类号： H01L21/8234 , H01L21/768 , H01L23/528 , H01L27/088
摘要： 一种半导体器件及其形成方法，其中方法包括：提供基底，所述基底上具有相邻且平行排列的第一鳍部和第二鳍部、所述基底上具有隔离结构、以及横跨所述第一鳍部或第二鳍部的栅极结构，所述栅极结构覆盖部分隔离结构，所述栅极结构两侧第一鳍部内具有第一源漏掺杂区，所述栅极结构两侧第二鳍部内具有第二源漏掺杂区，所述隔离结构上还具有层间介质层；在所述层间介质层内形成暴露出第一源漏掺杂区或第二源漏掺杂区表面的第一通孔；在隔离结构上的所述层间介质层内形成第二通孔，所述第二通孔和第一通孔连通；形成所述第一通孔和第二通孔后，在所述第一通孔内形成第一插塞，在所述第二通孔内形成第二插塞。所述方法形成的半导体结器件的性能较好。
-
公开(公告)号：CN102386058B
公开(公告)日：2013-12-11
申请号：CN201010275009.5
申请日：2010-09-03
IPC分类号： H01L21/02 , H01L21/205 , H01L27/24
摘要： 本发明提供一种形成单晶硅层的方法，用于相变随机存取存储器，该方法包括：提供前端器件结构，包括单元阵列区和外围电路区；在单元阵列区和外围电路区的表面上形成氧化物层；在氧化物层上形成多晶硅籽晶层；蚀刻多晶硅籽晶层和氧化物层，以去除多晶硅籽晶层和氧化物层的位于单元阵列区中的部分，并且保留多晶硅籽晶层和氧化物层的位于外围电路区的部分；以及在单元阵列区的表面上以及多晶硅籽晶层和氧化物层的位于外围电路区的部分上形成所述单晶硅层。该方法能够在外围电路区中提供均一性较佳的单晶硅层，从而改善单晶硅层在单元阵列区和外围电路区中的整体均一性，进而提高最终形成的PCRAM的整体电学性能并实现工艺流程的简单化。
-
公开(公告)号：CN102386058A
公开(公告)日：2012-03-21
申请号：CN201010275009.5
申请日：2010-09-03
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/02 , H01L21/205 , H01L27/24
摘要： 本发明提供一种形成单晶硅层的方法，用于相变随机存取存储器，该方法包括：提供前端器件结构，包括单元阵列区和外围电路区；在单元阵列区和外围电路区的表面上形成氧化物层；在氧化物层上形成多晶硅籽晶层；蚀刻多晶硅籽晶层和氧化物层，以去除多晶硅籽晶层和氧化物层的位于单元阵列区中的部分，并且保留多晶硅籽晶层和氧化物层的位于外围电路区的部分；以及在单元阵列区的表面上以及多晶硅籽晶层和氧化物层的位于外围电路区的部分上形成所述单晶硅层。该方法能够在外围电路区中提供均一性较佳的单晶硅层，从而改善单晶硅层在单元阵列区和外围电路区中的整体均一性，进而提高最终形成的PCRAM的整体电学性能并实现工艺流程的简单化。
-
公开(公告)号：CN111834212B
公开(公告)日：2023-05-26
申请号：CN201910330057.0
申请日：2019-04-23
IPC分类号： H01L21/308
摘要： 一种半导体器件及其形成方法，方法包括：在第一掩膜层中形成第一槽和第二槽；在第一掩膜层上、第一槽的部分区域中以及第二槽的部分区域中形成阻挡层，阻挡层中具有位于第一槽部分区域上的第一阻挡开口和位于第二槽部分区域上的第二阻挡开口，第一阻挡开口和第二阻挡开口分立，第一阻挡开口和第一槽贯通，第二阻挡开口和第二槽贯通，第二阻挡开口在第一方向上的尺寸大于第一阻挡开口在第一方向上的尺寸；在第一阻挡开口中形成第一分割层，第一分割层在第一方向分割第一槽，在形成第一分割层的过程中，在第二阻挡开口沿第一方向的两侧侧壁形成第二分割层，第二分割层在第一方向分割第二槽；之后去除所述阻挡层。所述方法简化了工艺，降低了成本。
-
公开(公告)号：CN111640655B
公开(公告)日：2023-04-25
申请号：CN201910155842.7
申请日：2019-03-01
IPC分类号： H01L21/033
摘要： 一种半导体器件及其形成方法，方法包括：在第二掩膜层上和第一子槽的部分区域上形成第一光刻掩膜层，第一光刻掩膜层中具有位于第一子槽部分区域上的第一光刻开口，第一光刻开口还在第二方向延伸至第二子槽区的第二掩膜层上；以第一光刻掩膜层和第二掩膜层为掩膜刻蚀第一掩膜层，在第一掩膜层中形成第一分割槽；之后，去除第一光刻掩膜层；之后，刻蚀去除第二子槽区的第二掩膜层，在第一区的第二掩膜层中形成第二子槽，第二子槽和第一子槽贯通构成第一槽；之后，在第一分割槽中形成第一分割填充层；以第一分割填充层为掩膜刻蚀第一槽底部的第一掩膜层，在第一区的第一掩膜层中形成第一中间槽。所述方法降低了工艺难度。
-
公开(公告)号：CN111952154A
公开(公告)日：2020-11-17
申请号：CN201910407360.6
申请日：2019-05-15
IPC分类号： H01L21/033 , H01L21/027 , G03F1/80
摘要： 一种图形化方法及其形成的半导体器件，方法包括：提供待刻蚀层；在所待刻蚀层上形成第一掩膜层；在所述第一掩膜层内形成多个相互分立且沿第一方向平行排布的第一槽；在所述第一槽内形成填充层，所述填充层填充满第一槽；刻蚀去除部分第一掩膜层和部分填充层，在相邻第一凹槽之间形成多个相互分立且沿第一方向平行排布的第二槽，所述第二槽暴露出填充层侧壁；在所述第二槽侧壁形成隔离侧墙，使得所述第二槽形成为第二凹槽；去除填充层，在第一掩膜层内形成第一凹槽。所述图形化方法的可靠性得到提高。
-
公开(公告)号：CN102376876B
公开(公告)日：2013-09-18
申请号：CN201010248140.2
申请日：2010-08-05
IPC分类号： H01L45/00
摘要： 本发明提供了一种相变非易失性存储器的加工方法，包括以下步骤：成型出N型硅衬底，在该N型硅衬底上方成型出氧化硅层，在该氧化硅层中刻蚀出氧化硅凹槽；在氧化硅凹槽中的N型硅衬底上外延生长出本征沉积硅层；在本征沉积硅层上外延生长出p型沉积硅层；在p型沉积硅层上外延生长出锗化硅层；在锗化硅层上外延生长出另外一层本征沉积硅层；将外延生长出的本征沉积硅层刻蚀去除，使锗化硅层处于氧化硅凹槽中的最上一层；在锗化硅层上沉积出相变材料层。本发明的加工方法，使得在对本征沉积硅进行腐蚀去除的过程中，腐蚀结束本征沉积硅以后不再对锗化硅层进行腐蚀，从而也就避免了对所述锗化硅层下方的p型沉积硅层的过腐蚀。
-
公开(公告)号：CN111640667A
公开(公告)日：2020-09-08
申请号：CN201910155852.0
申请日：2019-03-01
IPC分类号： H01L21/311 , H01L21/033
摘要： 一种半导体器件及其形成方法，形成方法包括：待刻蚀层包括若干分立的第一区和第二区，第一区和第二区沿第一方向相间排布，相邻第一区和第二区邻接；在待刻蚀层上形成第一掩膜层；在第一区第一掩膜层中形成分立的第一槽；在相邻第一槽之间的部分第一掩膜层表面形成第一平坦层；以第一平坦层为掩膜形成侧墙；在第一槽中形成第一分割结构；形成第一分割结构的方法包括：在部分第一槽内形成第一分割结构膜，第一分割结构膜充满第一槽，且第一分割结构膜还在第一方向延伸至第二区；去除第二区第一掩膜层顶部表面的第一分割结构膜，在第一槽内形成所述第一分割结构。所述方法能降低工艺难度。
-
公开(公告)号：CN102376877A
公开(公告)日：2012-03-14
申请号：CN201010248152.5
申请日：2010-08-05
申请人： 中芯国际集成电路制造(上海)有限公司
摘要： 一种相变存储器及其形成方法，包括：提供基底，所述基底上形成有介质层，所述介质层中形成有开口；在所述开口中形成底电极，所述底电极部分填充所述开口；在所述开口内的底电极上形成侧墙和保护层，所述侧墙位于所述开口的侧壁，所述保护层至少覆盖所述底电极的未被侧墙覆盖的部分；在所述开口中填满相变材料并平坦化，形成相变材料层，所述相变材料层的表面与所述介质层的表面齐平。本发明避免了底电极与相变材料层之间的接触电阻过大的问题。
-
公开(公告)号：CN101901841A
公开(公告)日：2010-12-01
申请号：CN200910052270.6
申请日：2009-05-31
申请人： 中芯国际集成电路制造(上海)有限公司
摘要： 本发明提供了一MIM电容器及其制造方法，其中，所述电容器包括衬底；第一金属层，其形成于所述衬底之上；介电层，其覆盖所述第一金属层的表面；第二金属层，其形成于所述介电层的表面，其中，所述第一金属层是由多个金属颗粒连续排列而成。所述电容器的制造方法包括：提供一衬底；形成一第一金属层于所述衬底之上，使得所述第一金属层具有多个金属颗粒连续排列而成的结构；形成一介电层于所述第一金属层之上；形成一第二金属层于所述介电层之上。采用本发明提供的电容器及其制造方法，能够有效地提高MIM电容器的电容密度，并且工艺简单便捷，功耗较小。
-
-
-
-
-
-
-
-
-
搜索结果
21 条记录 (耗时 0.035 秒)
