-
公开(公告)号：CN103729166B
公开(公告)日：2017-04-12
申请号：CN201210382173.5
申请日：2012-10-10
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F9/38
Abstract: 本发明提供一种程序的线程关系确定方法、设备及系统，包括：检测系统中的第一线程发生由第一处理器至第二处理器的迁移，第一线程为第一处理器执行的目标并行程序中的一个线程，迁移到第二处理器后的第一线程作为第二线程；确定第一线程和第二线程之间的序关系。从而实现对操作系统调度而引起的同一软件线程在不同处理器上迁移的确认，进而可以确定线程迁移前后的序关系，并提高了并行程序调试的准确性。
-
公开(公告)号：CN101414489A
公开(公告)日：2009-04-22
申请号：CN200710176138.7
申请日：2007-10-19
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及一种容错存储器及其纠错容错方法，其中的容错存储器包括：第1层存储器阵列、第1层译码逻辑、公有冗余行、公有冗余列和第1层存储器纠错容错电路，所述第1层存储器阵列由若干个第0层存储器组成；所述第0层存储器包括第0层存储器阵列、第0层译码逻辑、私有冗余行、私有冗余列和第0层存储器纠错容错电路；所述第0层存储器阵列由若干个存储器字组成。其纠错容错方法是首先利用第0层的私有冗余行和冗余列对故障进行替换，如无法替换，则利用第1层的公有冗余行和冗余列对故障进行替换。本发明的优点包括：降低了存储器对测试和修复仪器的依赖，降低了存储器的成本；本发明具有良好的修复效率，提高了存储器的成品率。
-
公开(公告)号：CN106445891A
公开(公告)日：2017-02-22
申请号：CN201610648826.8
申请日：2016-08-09
Applicant: 中国科学院计算技术研究所 , 北京中科睿芯科技有限公司
IPC: G06F17/22
CPC classification number: G06F17/2264
Abstract: 本发明提出一种串匹配算法的加速方法及装置，该方法包括构造基本转换规则与交叉转换规则，根据缓存策略函数确定状态缓存寄存器中的状态Sc1与Sc2，判断当前状态Si在基本转换规则和n步交叉转换规则中是否存在接收当前字符c的转换规则，根据相应转换规则，将字符c进行转换。本发明通过增加状态缓存组件和选通电路，如寄存器组和多路选通器，在串匹配过程中动态生成转换规则，实现了串匹配算法的加速，同时能够消除传统串匹配算法中需存储的大量转换规则，降低生成状态机的规模，提高串匹配算法的执行速度。
-
公开(公告)号：CN104346285A
公开(公告)日：2015-02-11
申请号：CN201310339295.0
申请日：2013-08-06
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
CPC classification number: G06F3/0611 , G06F3/0656 , G06F3/0683 , G06F9/3824
Abstract: 本发明提供内存访问处理方法、装置及系统，该方法包括：接收处理器发送的访存请求；将在一个预置时间段内接收的多个访存请求进行合并形成新访存请求，新访存请求包括由内存地址对应的编码位组成编码位向量以及被合并的访存请求所访存内存地址的基地址、访存粒度、访存请求类型及由内存地址对应的编码位组成编码位向量，在编码位向量中每个被合并的访存请求所访存的内存地址对应的编码位上配置表示有访存操作的第一编码位标识；将新访存请求发送给内存控制器，以使内存控制器对与第一编码位标识对应的内存地址执行访存操作。本发明可将处理器发送的多个访存请求合并成一个访存请求并统一发送给内存控制器以执行访存操作，有效提高内存带宽使用率。
-
公开(公告)号：CN103914121A
公开(公告)日：2014-07-09
申请号：CN201310001368.5
申请日：2013-01-04
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F1/32
Abstract: 本发明提供一种多机系统、用于优化多机系统功耗的方法及装置，通过在确定的用于调整该多机系统功耗的数据处理设备的数量范围内，确定每次搜索的第一试验点和第二试验点两个试验点，使得每一次搜索后都会舍弃功耗值较大的试验点一侧的区间，而以其中该试验点作为下一次搜索核数范围的边界，有效地缩小了核数搜索范围，提高了多机系统的功耗优化效率。
-
Patent Agency Ranking
公开(公告)号：CN103870327A
公开(公告)日：2014-06-18
申请号：CN201210551909.7
申请日：2012-12-18
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F9/48
CPC classification number: G06F9/4887 , G06F3/126 , G06F9/4881 , G06F9/5038
Abstract: 本发明实施例提供了一种实时多任务调度方法和装置，能够动态校正线程的裕度值，获得更加准确的任务优先级，进而提高实时多任务调度的准确性。该方法包括：在确定对当前调度的线程进行裕度校正后，根据所述当前调度的线程的执行进度和所述当前调度的线程已经执行的时间，获取所述当前调度的线程的剩余执行时间；然后根据所述当前调度的线程的剩余执行时间以及所述当前调度的线程的截止时间，获取所述当前调度的线程的裕度；接着根据所述当前调度的线程的裕度，确定所述线程的优先级，并根据所述线程的优先级重新确定优先级队列；最后根据重新确定的优先级队列，依次调度所述队列中的线程。本发明适用于计算机领域。
-
公开(公告)号：CN102662868A
公开(公告)日：2012-09-12
申请号：CN201210134204.5
申请日：2012-05-02
Applicant: 中国科学院计算技术研究所
IPC: G06F12/08
CPC classification number: G06F12/0864 , G06F1/3275 , G06F12/0833 , G06F12/0891 , G06F12/0895 , G06F2212/601 , G06F2212/6032 , G06F2212/621 , Y02B70/12 , Y02B70/123 , Y02D10/13 , Y02D10/14
Abstract: 本发明提供用于处理器的动态组相联高速缓存结构，该装置在读访问发生时首先判断待访问的缓存组中的各个缓存块的有效位，并根据每个缓存块的有效位来设置该缓存块所在的缓存路的使能位；然后，读出有效的缓存块并将访存地址中标记段与所读出的各缓存块的标记块进行比对，如果命中则根据访存地址中的偏移段从所命中的缓存块的数据块中读出数据。该装置在程序执行过程中，动态改变高速缓存装置的相联度，过滤掉对无效缓存块的读操作，在基本不增加设计复杂度和影响处理器性能的情况下，有效降低高速缓存的功耗，从而降低整个处理器的功耗。
-
公开(公告)号：CN101414489B
公开(公告)日：2012-09-05
申请号：CN200710176138.7
申请日：2007-10-19
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及一种容错存储器及其纠错容错方法，其中的容错存储器包括：第1层存储器阵列、第1层译码逻辑、公有冗余行、公有冗余列和第1层存储器纠错容错电路，所述第1层存储器阵列由若干个第0层存储器组成；所述第0层存储器包括第0层存储器阵列、第0层译码逻辑、私有冗余行、私有冗余列和第0层存储器纠错容错电路；所述第0层存储器阵列由若干个存储器字组成。其纠错容错方法是首先利用第0层的私有冗余行和冗余列对故障进行替换，如无法替换，则利用第1层的公有冗余行和冗余列对故障进行替换。本发明的优点包括：降低了存储器对测试和修复仪器的依赖，降低了存储器的成本；本发明具有良好的修复效率，提高了存储器的成品率。
-
公开(公告)号：CN101908034A
公开(公告)日：2010-12-08
申请号：CN201010221087.7
申请日：2010-06-28
Applicant: 中国科学院计算技术研究所
IPC: G06F15/163
Abstract: 本发明涉及众核处理器片上同步方法和其系统，在片上众核体系结构中，使用专用的片上同步管理装置支持粗粒度同步方法，由于访问片上同步管理装置的时间远远小于访问内存的时间，而且避免了因为轮询标志位造成的网络拥塞，因此减少了同步时间，进而帮助提高众核处理器的计算能力。
-
公开(公告)号：CN106355199A
公开(公告)日：2017-01-25
申请号：CN201610716367.2
申请日：2016-08-24
Applicant: 中国科学院计算技术研究所 , 北京中科睿芯科技有限公司
IPC: G06K9/62
CPC classification number: G06K9/6268
Abstract: 本发明提出一种K近邻算法的加速装置及方法，涉及信息检索、数据挖掘和计算机体系结构领域，该装置包括控制模块，用于控制所述加速装置中各模块；地址计算模块，用于获取训练样本的地址；欧氏距离计算模块，用于进行K近邻搜索时，计算距离；结果模块，用于储存所述距离，并将所述距离进行传送；排序模块，用于将所述距离进行K近邻排序。其中，所述结果模块将所述距离传送给所述排序模块，并向所述地址计算模块发送计算下一个地址的信号，所述地址计算模块接收所述信号并计算下一个训练样本的地址，所述控制模块将所述结果模块中的内容清空。本发明通过增减组件适应不同维度样本的KNN算法，对同样维度样本的计算通过调整并行度满足不同需求。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.048 seconds)
