程序的线程关系确定方法、设备及系统

    公开(公告)号:CN103729166B

    公开(公告)日:2017-04-12

    申请号:CN201210382173.5

    申请日:2012-10-10

    Abstract: 本发明提供一种程序的线程关系确定方法、设备及系统,包括:检测系统中的第一线程发生由第一处理器至第二处理器的迁移,第一线程为第一处理器执行的目标并行程序中的一个线程,迁移到第二处理器后的第一线程作为第二线程;确定第一线程和第二线程之间的序关系。从而实现对操作系统调度而引起的同一软件线程在不同处理器上迁移的确认,进而可以确定线程迁移前后的序关系,并提高了并行程序调试的准确性。

    一种虚拟资源分配方法及装置

    公开(公告)号:CN104461730A

    公开(公告)日:2015-03-25

    申请号:CN201310444885.X

    申请日:2013-09-22

    CPC classification number: G06F9/461

    Abstract: 本发明实施例公开一种虚拟资源分配方法及装置,应用于计算机领域,能够避免进程上下文切换过程中对用户级线程的切换遗漏。该方法包括:在用户级线程挂起时,虚拟资源分配装置在用户级线程的控制数据块中保存所述用户级线程对应硬件资源;所述虚拟资源分配装置在所述用户级线程对应的轻量级进程的控制数据块中保存所述用户级线程对应的硬件资源。本发明的实施例应用于虚拟资源分配。

    一种实现多线程互斥操作的方法、装置和芯片

    公开(公告)号:CN104102549A

    公开(公告)日:2014-10-15

    申请号:CN201310112333.9

    申请日:2013-04-01

    CPC classification number: G06F9/526 G06F9/52 G06F12/1466

    Abstract: 本发明实施例提供了一种实现多线程互斥操作的方法、装置和芯片,通过在芯片上分布多个锁部件,分别管理不同小核申请锁的申请锁消息和释放锁的释放锁消息,进而能够解决线程数目增多时产生的拥塞问题,提高线程协同执行的速度。该方法包括:接收小核发送的锁消息,所述锁消息携带所述小核中第一线程请求的锁对应的内存地址,其中,所述锁消息为申请锁消息或释放锁消息;利用所述请求的锁的内存地址计算所述请求的锁所属的锁部件的编号;向所述编号对应的锁部件发送所述锁消息,请求所述锁部件对所述锁消息进行处理。本发明适用于计算机领域。

    一种实现多线程互斥操作的方法、装置和芯片

    公开(公告)号:CN104102549B

    公开(公告)日:2017-12-15

    申请号:CN201310112333.9

    申请日:2013-04-01

    CPC classification number: G06F9/526 G06F9/52 G06F12/1466

    Abstract: 本发明实施例提供了一种实现多线程互斥操作的方法、装置和芯片,通过在芯片上分布多个锁部件,分别管理不同小核申请锁的申请锁消息和释放锁的释放锁消息,进而能够解决线程数目增多时产生的拥塞问题,提高线程协同执行的速度。该方法包括:接收小核发送的锁消息,所述锁消息携带所述小核中第一线程请求的锁对应的内存地址,其中,所述锁消息为申请锁消息或释放锁消息;利用所述请求的锁的内存地址计算所述请求的锁所属的锁部件的编号;向所述编号对应的锁部件发送所述锁消息,请求所述锁部件对所述锁消息进行处理。本发明适用于计算机领域。

    一种虚拟资源分配方法及装置

    公开(公告)号:CN104461730B

    公开(公告)日:2017-11-07

    申请号:CN201310444885.X

    申请日:2013-09-22

    CPC classification number: G06F9/461

    Abstract: 本发明实施例公开一种虚拟资源分配方法及装置,应用于计算机领域,能够避免进程上下文切换过程中对用户级线程的切换遗漏。该方法包括:在用户级线程挂起时,虚拟资源分配装置在用户级线程的控制数据块中保存所述用户级线程对应硬件资源;所述虚拟资源分配装置在所述用户级线程对应的轻量级进程的控制数据块中保存所述用户级线程对应的硬件资源。本发明的实施例应用于虚拟资源分配。

    内存访问处理方法、装置及系统

    公开(公告)号:CN104346285A

    公开(公告)日:2015-02-11

    申请号:CN201310339295.0

    申请日:2013-08-06

    CPC classification number: G06F3/0611 G06F3/0656 G06F3/0683 G06F9/3824

    Abstract: 本发明提供内存访问处理方法、装置及系统,该方法包括:接收处理器发送的访存请求;将在一个预置时间段内接收的多个访存请求进行合并形成新访存请求,新访存请求包括由内存地址对应的编码位组成编码位向量以及被合并的访存请求所访存内存地址的基地址、访存粒度、访存请求类型及由内存地址对应的编码位组成编码位向量,在编码位向量中每个被合并的访存请求所访存的内存地址对应的编码位上配置表示有访存操作的第一编码位标识;将新访存请求发送给内存控制器,以使内存控制器对与第一编码位标识对应的内存地址执行访存操作。本发明可将处理器发送的多个访存请求合并成一个访存请求并统一发送给内存控制器以执行访存操作,有效提高内存带宽使用率。

    内存访问处理方法、装置及系统

    公开(公告)号:CN104346285B

    公开(公告)日:2018-05-11

    申请号:CN201310339295.0

    申请日:2013-08-06

    CPC classification number: G06F3/0611 G06F3/0656 G06F3/0683 G06F9/3824

    Abstract: 本发明提供内存访问处理方法、装置及系统,该方法包括:接收处理器发送的访存请求;将在一个预置时间段内接收的多个访存请求进行合并形成新访存请求,新访存请求包括由内存地址对应的编码位组成编码位向量以及被合并的访存请求所访存内存地址的基地址、访存粒度、访存请求类型及由内存地址对应的编码位组成编码位向量,在编码位向量中每个被合并的访存请求所访存的内存地址对应的编码位上配置表示有访存操作的第一编码位标识;将新访存请求发送给内存控制器,以使内存控制器对与第一编码位标识对应的内存地址执行访存操作。本发明可将处理器发送的多个访存请求合并成一个访存请求并统一发送给内存控制器以执行访存操作,有效提高内存带宽使用率。

Patent Agency Ranking