一种焦平面探测器两步倒焊工艺方法

    公开(公告)号:CN109877479B

    公开(公告)日:2021-01-01

    申请号:CN201910246112.8

    申请日:2019-03-29

    IPC分类号: B23K28/02

    摘要: 本发明公开了一种焦平面探测器两步倒焊工艺方法。本方法先通过回熔焊工艺使光敏芯片和读出电路初步形成互连,再采用高平整度材料作为倒焊过渡结构,通过倒焊过渡结构与初步互连的焦平面模块二次冷压焊使光敏芯片和读出电路实现完全互连。本方法将回熔焊和冷压焊工艺有机融合,充分发挥两种工艺的优点,在减小倒焊随机偏移的同时克服了由芯片平整度和铟柱质量引起的互连不上的问题,从而有效的提高大规模高密度焦平面探测器的连通率和倒焊成品率;本方法不受阵列规模和像元尺寸的限制,可以方便地应用于各种面阵器件。

    用于高长宽比红外焦平面探测器的减薄抛光模具及方法

    公开(公告)号:CN109396962B

    公开(公告)日:2020-11-24

    申请号:CN201811176473.1

    申请日:2018-10-10

    IPC分类号: B24B1/00 B24B29/02

    摘要: 本发明公开了一种用于高长宽比红外焦平面探测器的减薄抛光模具及方法,模具包括:刻有凹槽的夹具基板、电极保护衬片、高度补偿垫片和芯片保护衬片。其使用方法为:将电极保护衬片粘贴于光敏芯片两侧的读出电路凸出部位;将红外焦平面探测器和高度补偿垫片分别固定于夹具基板的中央和凹槽内;将芯片保护衬片固定于高度补偿垫片中央;在该结构下对红外焦平面探测器进行减薄抛光。本发明的优点在于:①解决高长宽比焦平面探测器在机械减薄过程中易碎裂的问题,可实现百微米量级的减薄;②能够精确控制减薄厚度,并保证减薄后探测器表面具有良好的平面度;③显著降低减薄过程中对探测器带来的物理损伤,避免因此所导致的探测器性能的下降。

    表征InGaAs探测器材料缺陷与器件性能关联性的方法

    公开(公告)号:CN110987981A

    公开(公告)日:2020-04-10

    申请号:CN201911093483.3

    申请日:2019-11-11

    IPC分类号: G01N23/04 G01N23/20

    摘要: 本发明公开了一种表征InGaAs探测器材料缺陷与器件性能关联性的方法,方法步骤为:对InGaAs探测器件进行电镜镜检,对镜检后的正常InGaAs探测器件进行电流-电压性能测试,之后对电流-电压测试中的正常器件和问题器件均进行微光显微镜测试,微光显微镜测试可以看出问题器件存在亮点,对微光显微镜测试中出现的亮点处进行聚焦离子束刻蚀,并用透射电子显微镜进行测试,透射电子显微镜测试反映出该处存在缺陷。此方法提出了将InGaAs探测器材料缺陷与器件性能建立关联性的方法,对器件性能研究有较好的通用性。

    一种柔性InGaAs探测器的制备方法

    公开(公告)号:CN110224045A

    公开(公告)日:2019-09-10

    申请号:CN201910411821.7

    申请日:2019-07-16

    IPC分类号: H01L31/18 H01L31/0216

    摘要: 本发明公开了一种柔性InGaAs探测器的制备方法:在InP衬底上覆盖单层石墨烯,然后再生长InGaAs探测器结构材料和制备InGaAs探测器结构,最后将InGaAs探测器结构与InP衬底剥离。本发明可以方便地进行高质量InP和InGaAs外延层的生长;在器件制备工艺过程中保留了衬底,为器件工艺操作带来很大的方便;利用单层石墨烯的特性可以方便地采用热释放胶带与衬底剥离,从而实现柔性InGaAs探测器的制备。本发明还可以推广到其他柔性III-V族半导体器件的制备中,具有很好的通用性。

    一种焦平面探测器两步倒焊工艺方法

    公开(公告)号:CN109877479A

    公开(公告)日:2019-06-14

    申请号:CN201910246112.8

    申请日:2019-03-29

    IPC分类号: B23K28/02

    摘要: 本发明公开了一种焦平面探测器两步倒焊工艺方法。本方法先通过回熔焊工艺使光敏芯片和读出电路初步形成互连,再采用高平整度材料作为倒焊过渡结构,通过倒焊过渡结构与初步互连的焦平面模块二次冷压焊使光敏芯片和读出电路实现完全互连。本方法将回熔焊和冷压焊工艺有机融合,充分发挥两种工艺的优点,在减小倒焊随机偏移的同时克服了由芯片平整度和铟柱质量引起的互连不上的问题,从而有效的提高大规模高密度焦平面探测器的连通率和倒焊成品率;本方法不受阵列规模和像元尺寸的限制,可以方便地应用于各种面阵器件。

    一种用于小间距扩散成结表征的测试结构和测试方法

    公开(公告)号:CN109378281A

    公开(公告)日:2019-02-22

    申请号:CN201811387851.0

    申请日:2018-11-21

    摘要: 本发明公开了一种用于小间距扩散成结表征的测试结构和测试方法,所述结构包括半绝缘InP衬底、N型InP缓冲层、InGaAs吸收层、N型InP帽层、光敏区、P电极、N电极,所述光敏区包括2个不同间距的3ⅹ2扩散窗口区阵列。测试方法包括:测试扩散成结深度和横向扩散宽度、电学串音、光学串音。本发明的优点在于:1.通过制备不同间距的扩散区矩阵测试结构进行测试,可以确定扩散成结的深度和横向扩散宽度、电学串音和光学串音;2.通过分析和对比测试结果,可以为大规模小像元平面型探测器的制备提供合适的扩散间距。

    一种非制冷热释电线列焦平面及其制造方法

    公开(公告)号:CN102928089A

    公开(公告)日:2013-02-13

    申请号:CN201210431102.X

    申请日:2012-11-01

    摘要: 本发明公开了一种非制冷热释电线列焦平面及其制造方法,通过设计光敏元及电极的大小和结构,将光敏芯片的延伸电极区和与光敏芯片大小匹配的衬底粘结在一起,使光敏元区处于悬空状态。相邻光敏元之间刻蚀形成隔热槽,可以减小光敏元之间的热导,降低串音。读出电路根据热释电光敏芯片特性参数设计,采用电流积分形式的读出放大电路,输入级和热释电光敏芯片一一对应。非制冷热释电线列焦平面采用混成式结构,热释电光敏芯片和读出电路通过引线键合工艺互联耦合,采用金属管壳封装。非制冷热释电线列焦平面的制造工艺包括光敏芯片的减薄、损伤缺陷去除、电极成形、吸收层制备和引线键合等工艺技术。

    一种基于大过冲快速递变的铟镓砷材料结构及其制备方法

    公开(公告)号:CN118957749A

    公开(公告)日:2024-11-15

    申请号:CN202411016947.1

    申请日:2024-07-29

    摘要: 本发明公开了一种基于大过冲快速递变的铟镓砷材料结构及其制备方法,所述材料结构自上而下包括InwAl1‑wAs固定组分接触层、InxGa1‑xAs固定组分吸收层、InwAl1‑wAs固定组分缓冲层、InyAl1‑yAs固定组分弛豫层、InzAl1‑zAs大过冲快速递变线性缓冲层、In0.52Al0.48As晶格匹配缓冲层和InP同质缓冲层。所述InwAl1‑wAs固定组分接触层、InxGa1‑xAs固定组分吸收层和InwAl1‑wAs固定组分缓冲层三者晶格匹配,其中0.52<w≤0.85、0.53<x≤0.85。所述InyAl1‑yAs固定组分弛豫层的组分为w+0.05≤y≤1,所述InzAl1‑zAs大过冲快速递变线性缓冲层自下而上的组分由0.52线性递增至y,递变速率为v,0.4/h≤v≤0.6/h。本发明的材料结构设计可促进铟镓砷吸收层处于完全弛豫状态下生长,大幅降低晶圆翘曲,提高铟镓砷少子寿命,以此材料结构制备焦平面探测器时,有利于获得较高的信噪比。