-
公开(公告)号：CN105789110B
公开(公告)日：2019-07-12
申请号：CN201610256375.3
申请日：2016-04-25
Applicant: 中国电子科技集团公司第五十五研究所
IPC: H01L21/762 , H01L27/12 , H02M3/07
Abstract: 本发明是MEMS开关用高升压倍数电荷泵电路，其结构是第二Trench结构的版图、第三Trench结构的版图分别包围第一Trench结构的版图，SOI晶片从上到下为顶层硅，二氧化硅层，高阻载片；在SOI晶片的顶层硅上进行Trench结构，实现每个MOS管衬底电学隔离，MOS管和第三电容互连构成电荷泵子电路单元，若干级电荷泵子电路单元和输出级级联构成整个电荷泵电路。本发明优点：电路全部采用CMOS技术，具有集成度高、功耗低、容易获得高升压倍数等优点。
-
公开(公告)号：CN104022781B
公开(公告)日：2017-02-15
申请号：CN201410243631.6
申请日：2014-06-03
Applicant: 南京国博电子有限公司 , 中国电子科技集团公司第五十五研究所
IPC: H03M1/66
Abstract: 本发明公开了一种应用于超高速DAC芯片的片内时钟时序控制方法，具体为采用模拟连续可控延时单元和N位数控时钟相位产生及选择单元模块相结合，实现超高速时钟与片外数据的同步。本发明还公开了一种超高速DAC芯片的片内时钟时序控制系统，包括模拟连续可控延时单元、N位数控时钟相位产生及选择单元、数据N：1MUX单元、超高速数据触发锁存单元。利用本发明，可将片外高速数据码流可靠地锁入片内寄存器中，并能实现板级时序调整，降低由于时序对准问题导致的超高速DAC性能下降，降低了实际使用时对高速时钟及数据的时序要求，便于系统实际应用。
-
公开(公告)号：CN109672444A
公开(公告)日：2019-04-23
申请号：CN201811552809.X
申请日：2018-12-19
Applicant: 南京国博电子有限公司 , 中国电子科技集团公司第五十五研究所
Abstract: 本发明提出的是一种多通道时钟交织的超高速数模转换器，其特征在于主体包括LVDS数据接口电路、DAC阵列、多通道交织网络和时钟链路；数据接口电路与DAC阵列连接，将外部输入的LVDS电平的高速数据转换为CMOS电平数据送给DAC阵列；DAC阵列和多通道时钟交织网络连接，将数字信号数据转换为模拟电流信号送给多通道交织网络；多通道交织网络与DAC阵列和时钟链路连接，在不同频率的时钟信号高低电平控制下依次交织输出，完成多通道模拟信号的逐级内插，最后通过负载电阻转为最终的高速模拟电压信号输出；时钟链路与各个模块连接，提供不同需要的时钟信号。本发明提高了整体DAC的输出阻抗，消除码相关误差对性能的影响，输出信号动态性能极大提升。
-
公开(公告)号：CN104009759A
公开(公告)日：2014-08-27
申请号：CN201410243495.0
申请日：2014-06-03
Applicant: 南京国博电子有限公司 , 中国电子科技集团公司第五十五研究所
IPC: H03M1/66
Abstract: 本发明公开了一种多奈奎斯特域数模转换器，包括依次连接的K:1LVDS并串转换器、编码器、集成归零控制的锁存器和基于R-2R梯形网络的数模转换器核心单元；其中，并串转换器将输入的N*K位低速数据转换成N位高速数据，其中低M位数据不经过编码器，直接送入锁存器，高(N-M)位二进制格式数据编码成温度码格式数据输出给锁存器，锁存器生成归零开关控制码和非归零开关控制码，输出给所述的基于R-2R梯形网络的数模转换器核心单元。本发明可在不提高数模转换器工作时钟频率的情况下，将输出信号带宽从第一奈奎斯特频域拓展到第二奈奎斯特频域和第三奈奎斯特频域，大幅拓展了数模转换器的输出带宽，极大降低了同等输出带宽下的数模转换器功耗。
-
公开(公告)号：CN109672444B
公开(公告)日：2022-12-23
申请号：CN201811552809.X
申请日：2018-12-19
Applicant: 南京国博电子股份有限公司 , 中国电子科技集团公司第五十五研究所
Abstract: 本发明提出的是一种多通道时钟交织的超高速数模转换器，其特征在于主体包括LVDS数据接口电路、DAC阵列、多通道交织网络和时钟链路；数据接口电路与DAC阵列连接，将外部输入的LVDS电平的高速数据转换为CMOS电平数据送给DAC阵列；DAC阵列和多通道时钟交织网络连接，将数字信号数据转换为模拟电流信号送给多通道交织网络；多通道交织网络与DAC阵列和时钟链路连接，在不同频率的时钟信号高低电平控制下依次交织输出，完成多通道模拟信号的逐级内插，最后通过负载电阻转为最终的高速模拟电压信号输出；时钟链路与各个模块连接，提供不同需要的时钟信号。本发明提高了整体DAC的输出阻抗，消除码相关误差对性能的影响，输出信号动态性能极大提升。
-
Patent Agency Ranking
公开(公告)号：CN105789110A
公开(公告)日：2016-07-20
申请号：CN201610256375.3
申请日：2016-04-25
Applicant: 中国电子科技集团公司第五十五研究所
IPC: H01L21/762 , H01L27/12 , H02M3/07
CPC classification number: H01L21/76264 , H01L21/76283 , H01L27/1203 , H02M3/07 , H02M2001/007
Abstract: 本发明是MEMS开关用高升压倍数电荷泵电路，其结构是第二Trench结构的版图、第三Trench结构的版图分别包围第一Trench结构的版图，SOI晶片从上到下为顶层硅，二氧化硅层，高阻载片；在SOI晶片的顶层硅上进行Trench结构，实现每个MOS管衬底电学隔离，MOS管和第三电容互连构成电荷泵子电路单元，若干级电荷泵子电路单元和输出级级联构成整个电荷泵电路。本发明优点：电路全部采用CMOS技术，具有集成度高、功耗低、容易获得高升压倍数等优点。
-
公开(公告)号：CN104022781A
公开(公告)日：2014-09-03
申请号：CN201410243631.6
申请日：2014-06-03
Applicant: 南京国博电子有限公司 , 中国电子科技集团公司第五十五研究所
IPC: H03M1/66
Abstract: 本发明公开了一种应用于超高速DAC芯片的片内时钟时序控制方法，具体为采用模拟连续可控延时单元和N位数控时钟相位产生及选择单元模块相结合，实现超高速时钟与片外数据的同步。本发明还公开了一种超高速DAC芯片的片内时钟时序控制系统，包括模拟连续可控延时单元、N位数控时钟相位产生及选择单元、数据N：1MUX单元、超高速数据触发锁存单元。利用本发明，可将片外高速数据码流可靠地锁入片内寄存器中，并能实现板级时序调整，降低由于时序对准问题导致的超高速DAC性能下降，降低了实际使用时对高速时钟及数据的时序要求，便于系统实际应用。
-
公开(公告)号：CN113798682A
公开(公告)日：2021-12-17
申请号：CN202110983229.1
申请日：2021-08-25
Applicant: 南京理工大学 , 中国电子科技集团公司第五十五研究所
IPC: B23K26/36 , B23K26/142 , B23K26/082 , B23K26/70
Abstract: 本发明涉及一种焊盘预处理领域的微米级金镀层飞秒激光减薄方法。该方法为对固定的微米级金镀层工件进行激光辐照处理，利用短脉冲激光高能量、短作用时间的特征，诱导金镀层在作用区域产生库伦爆炸，作用区域金镀层等离子化、气化，实现减薄效果。该方法采用脉冲激光作为能量来源，安全可控，减薄位置可控，残余应力小，减薄形状不受限。本发明适用于需要对表面进行减薄或者局部加工的金镀层材质产品。
-
公开(公告)号：CN109687846A
公开(公告)日：2019-04-26
申请号：CN201811552605.6
申请日：2018-12-19
Applicant: 南京国博电子有限公司 , 中国电子科技集团公司第五十五研究所
Abstract: 本发明公开了一种低相噪宽带有源单片集成宽带梳谱发生器，其特征是包括前端宽带比较器，粗调延时链路模块，细调延时链路模块和输出驱动模块，采用GaAs或InP工艺，基于窄脉冲产生原理，利用片内及片外的模拟及数字控制延时相结合的方式来产生皮秒级窄脉冲并驱动输出，以有源单片的方式获得宽带梳谱发生器。本发明充分利用GaAs或InP HBT工艺的低相噪、高频特征，获得低于20ps甚至10ps以内的极窄时域脉冲，从而获得宽带且平坦的梳谱特征；同时可以有效补偿工艺误差，并可以根据实际需要通过片外电阻、电压的调整来获得不同的梳谱特征，满足不同情况的指标需求，具备高灵活性、低压低功耗、低相噪、宽带、优良平坦度的特征，并同样适用于SiGe HBT工艺。
-
公开(公告)号：CN104009759B
公开(公告)日：2017-01-25
申请号：CN201410243495.0
申请日：2014-06-03
Applicant: 南京国博电子有限公司 , 中国电子科技集团公司第五十五研究所
IPC: H03M1/66
Abstract: 本发明公开了一种多奈奎斯特域数模转换器，包括依次连接的K:1 LVDS并串转换器、编码器、集成归零控制的锁存器和基于R-2R 梯形网络的数模转换器核心单元；其中，并串转换器将输入的N*K位低速数据转换成N位高速数据，其中低M位数据不经过编码器，直接送入锁存器，高(N-M)位二进制格式数据编码成温度码格式数据输出给锁存器，锁存器生成归零开关控制码和非归零开关控制码，输出给所述的基于R-2R 梯形网络的数模转换器核心单元。本发明可在不提高数模转换器工作时钟频率的情况下，将输出信号带宽从第一奈奎斯特频域拓展到第二奈奎斯特频域和第三奈奎斯特频域，大幅拓展了数模转换器的输出带宽，极大降低了同等输出带宽下的数模转换器功耗。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.045 seconds)
