-
公开(公告)号：CN103762969B
公开(公告)日：2016-06-22
申请号：CN201410020857.X
申请日：2014-01-17
Applicant: 东南大学
IPC: H03K19/003
Abstract: 一种抗噪声干扰的高压侧栅驱动电路，包括高压电平移位电路、RS锁存器和驱动器，高压电平移位电路将输入的两路低压脉冲信号转换为两路高压脉冲信号输出，两路高压脉冲信号分别经处理后进入RS锁存器，RS锁存器的输出至驱动器，驱动器输出驱动信号控制外部功率管的开关。本发明对高压电平移位电路进行了改进，改进后的高压电平移位电路包含两个完全相同的独立部分，每个独立的部分均包括两个LDMOS管，一个延时单元，一个齐纳稳压管，一个电容，一个电阻和一个中压PMOS管。本发明能够消除dV/dt干扰噪声和差模噪声，并能在消除噪声干扰的同时，不影响正常信号的传递，同时还加大了允许的负VS电压。
-
公开(公告)号：CN104576722A
公开(公告)日：2015-04-29
申请号：CN201410813021.5
申请日：2014-12-24
Applicant: 东南大学 , 无锡华润上华半导体有限公司 , 苏州博创集成电路设计有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331
CPC classification number: H01L29/7393 , H01L29/0684 , H01L29/66325
Abstract: 一种高可靠性的横向绝缘栅双极器件及其制备方法，包括：P型衬底、埋氧层，N型漂移区，二氧化硅层，在N型外延层中设有P型体区和N型缓冲层，在P型体区内设有P型发射极和N型发射极，在P型发射极和N型发射极上连接有发射极电极金属连线，在N型缓冲层中设有P型集电极，在P型集电极上连接有集电极金属，在二氧化硅层内设有多晶硅栅和多晶硅场板，在多晶硅栅上连接有栅极金属，在N型漂移区内还设有一排沟槽，在每个沟槽的内壁上设有一层二氧化硅，在二氧化硅内填充多晶硅，所述沟槽与P型体区、P型发射极、N型发射极和多晶硅栅的U字形开口相邻，所述沟槽位于集电极金属的下方且与集电极金属垂直。
-
公开(公告)号：CN101149628B
公开(公告)日：2010-04-14
申请号：CN200710134482.X
申请日：2007-10-30
Applicant: 东南大学
IPC: G05F3/24
Abstract: 本发明公开了对电源电压变化的敏感程度很小的高稳定性的一种基准电压源电路，包括电压源电路，电源预调整电路，电源预调整电路的电压输入端接电源Vdd，其预调整电源端连接电压源电路的输入供电源端，电压源电路的基准电压输出端连接电源预调整电路的电压反馈端，且输出基准输出电压Vref。本发明的带有电源预调整电路的基准电压源电路工作时，不同电源电压输入条件下输出电压非常稳定，对电源电压变化的敏感程度很小；且能够在获得低温度系数基准电压源的同时，减小了基准电压源输出电压对电源电压变化的敏感程度，同时增强了电路的抗电源抖动能力；且其电路结构简单，适应性广，成本低。
-
公开(公告)号：CN100539420C
公开(公告)日：2009-09-09
申请号：CN200710135583.9
申请日：2007-11-13
Applicant: 东南大学
IPC: H03K19/0185 , G09G3/20 , G09G3/36 , G09G3/28
Abstract: 一种CMOS型差分接口电路，差分输入级连含有4个PMOS管，分别是M3、M4、M5和M6；5个NMOS管，分别是M1、M2、M7、M8和M9；共同构成NMOSFET输入CMOS差分初级放大电路，其中，M1和M2是一对NMOS管，构成差分对管；M3与M5、M4与M6以及M7与M8是双比例镜像电流源做M1和M2的负载；M7和M8这对电流镜同时将双端输出转为单端输出，M9提供差分电路工作所需的直流电流即尾电流；初级放大电路之后级连含有1个PMOS管Mb和1个NMOS管Ma的次级放大电路，其中，Ma是放大管，Mb是Ma的负载管，该负载管的栅极电平与地GND相连；次级放大电路之后级连含有两个导向器的缓冲输出。
-
公开(公告)号：CN100459145C
公开(公告)日：2009-02-04
申请号：CN200610098373.2
申请日：2006-12-15
Applicant: 东南大学
Abstract: 本发明公开了一种适用于体硅工艺功率集成电路高压器件与低压器件之间隔离的高压功率集成电路隔离结构，包括：P型衬底，在P型衬底设有N型外延，在N型外延上设有2块场氧化层，在N型外延上设有重掺杂N型区且该重掺杂N型区位于2块场氧化层之间，在N型外延内设有2个P型隔离阱，该2个P型隔离阱分别位于2块场氧化层的下方，并且该2个P型隔离阱将N型外延分隔成3块，上述重掺杂N型区位于2个P型隔离阱之间，在2个P型隔离阱的上端分别设有重掺杂P型区，上述重掺杂N型区及重掺杂P型区与零电位相连接。本发明能够有效防止体硅高压功率集成电路中寄生可控硅结构触发。
-
Patent Agency Ranking
公开(公告)号：CN101159432A
公开(公告)日：2008-04-09
申请号：CN200710135583.9
申请日：2007-11-13
Applicant: 东南大学
IPC: H03K19/0185 , G09G3/20 , G09G3/36 , G09G3/28
Abstract: 一种CMOS型差分接口电路，差分输入级连含有4个PMOS管，分别是M3、M4、M5和M6；5个NMOS管，分别是M1、M2、M7、M8和M9；共同构成NMOSFET输入CMOS差分初级放大电路，其中，M1和M2是一对NMOS管，构成差分对管；M3与M5、M4与M6以及M7与M8是双比例镜像电流源做M1和M2的负载；M7和M8这对电流镜同时将双端输出转为单端输出，M9提供差分电路工作所需的直流电流即尾电流；初级放大电路之后级连含有1个PMOS管Mb和1个NMOS管Ma的次级放大电路，其中，Ma是放大管，Mb是Ma的负载管，该负载管的栅极电平与地GND相连；次级放大电路之后级连含有两个导向器的缓冲输出。
-
公开(公告)号：CN1996598A
公开(公告)日：2007-07-11
申请号：CN200610098371.3
申请日：2006-12-15
Applicant: 东南大学
IPC: H01L27/092 , H01L27/04
Abstract: 本发明公开了一种适用于外延工艺功率集成电路高压器件与低压器件之间的隔离的高压功率集成电路隔离结构，包括：P型衬底，在P型衬底上设有两块场氧化层，在P型衬底上设有重掺杂N阱且该重掺杂N阱位于两块场氧化层之间，在重掺杂N阱与P型衬底之间设有深N型阱且该深N型阱延伸至两块场氧化层的下方，上述重掺杂N阱与零电位相连接。本发明能够有效防止外延高压功率集成电路中寄生可控硅结构触发，且本发明中深N型阱是高压结构中用到的深阱，对衬底注入载流子的吸附效果要比普通低压N型阱结构好。
-
公开(公告)号：CN1324717C
公开(公告)日：2007-07-04
申请号：CN200410041076.5
申请日：2004-06-24
Applicant: 东南大学
IPC: H01L29/78
Abstract: 本发明公开了一种涉及高压器件的多电位场极板高压N型金属氧化物半导体管，由N型衬底、P型外延层、源、漏、多晶硅栅、场氧化层和氧化层组成，在场氧化层的上方且位于漏和多晶硅栅之间设有多晶硅场极板，该多晶硅场极板与漏连接。本发明引入了与漏端等电位的多晶硅场极板，这样可以使得在多晶硅场极板下方的漂移区表面处于载流子的积累状态，从而大大降低开启态时漏端与多晶硅场极板之间的峰值电场，从而减少漏端载流子的碰撞电离，大大降低Kirk效应(大电流情况下，漏端电场高度聚集而引起的击穿电压降低的效应)，提高了器件的击穿电压和安全工作区。
-
公开(公告)号：CN1988176A
公开(公告)日：2007-06-27
申请号：CN200610041323.0
申请日：2006-08-14
Applicant: 东南大学
IPC: H01L29/78 , H01L21/336
Abstract: 一种线性掺杂的高压N型金属氧化物半导体管，在N型衬底上设有P型阱和N型漂移区，在P型阱内设有P型接触孔和N型源，在N型漂移区内设有N型漏，在P型阱和N型漂移区的上方设有栅氧化层，在栅氧化层上方设有多晶硅栅且多晶硅栅位于P型阱与N型漂移区交界的上方，在栅氧化层及多晶硅栅的上方设有场氧化层，在P型接触孔和N型源上、多晶硅栅上、N型漏上都接有铝引线，在场氧化层内设有的多晶硅场极板与多晶硅栅连接，N型漂移区由第一、第二、第三、第四区组成，沿N型源至N型漏的方向依次排列，掺杂浓度由大到小依次为第四区、第三区、第二区、第一区。
-
公开(公告)号：CN1527387A
公开(公告)日：2004-09-08
申请号：CN03158280.X
申请日：2003-09-22
Applicant: 东南大学
IPC: H01L27/092 , H01L21/8238 , G09G3/28
Abstract: 平板显示器行扫描驱动芯片用的高压器件结构含P型衬底，衬底上有高压P型横向MOS管和纵向管，其间设深P型隔离环，纵向管含衬底上的N型重掺杂埋层，埋层上有N型外延层，外延层上设场氧化层，外延层上设P型阱，P型阱内设N型源和P型接触层，埋层上设深N型连接层，连接层上方设N型漏，N型漏及接触层位于场氧两侧，外延层上方设多晶硅栅，在多晶硅栅与外延层之间设栅氧，场氧、接触层及多晶硅栅上方设氧化层。方法：P型衬底制N埋层；生长N外延；制隔离环和连接层；外延上制P管P漂，制N管P型阱、P型场限环和P管的N阱和P型缓冲层，P型场限环位于场氧下方；长场氧；制P管厚栅氧及N管薄栅氧；氧化层制多晶硅栅和P管场极板。
-
-
-
-
-
-
-
-
-
Search Results
50
records
(took 0.024 seconds)
