成膜方法
    1.
    发明公开
    成膜方法 审中-实审

    公开(公告)号:CN114303230A

    公开(公告)日:2022-04-08

    申请号:CN202080060096.4

    申请日:2020-08-24

    Abstract: 一种用于在基板上选择性地进行成膜的成膜方法,其包括:准备工序、第1成膜工序、第2成膜工序和第1去除工序。在准备工序中,准备在表面露出第1膜和第2膜的基板。在第1成膜工序中,通过向基板上供给具有包含氟和碳的官能团、且用于成膜为抑制形成第3膜的自组装化单分子膜的化合物,从而在第1膜上成膜为自组装化单分子膜。在第2成膜工序中,在第2膜上成膜为第3膜。在第1去除工序中,通过向基板的表面照射离子和活性物质中的至少任意一者,从而去除形成于自组装化单分子膜附近的第3膜。另外,第3膜是比第1膜更容易与自组装化单分子膜中所含的氟和碳结合而形成挥发性化合物的膜。

    成膜方法以及成膜装置
    2.
    发明授权

    公开(公告)号:CN107068917B

    公开(公告)日:2020-06-26

    申请号:CN201611160263.4

    申请日:2016-12-15

    Abstract: 本发明提供成膜方法以及成膜装置,对形成在玻璃基板G上的有机EL元件(106)进行密封的密封膜(105)的成膜方法,包括以下工序:将包含含有硅的气体和含有卤素的气体的混合气体、或者包含含有硅的气体和含有电负性比氮强的官能团的气体的混合气体供给至处理容器(1)内的工序;在处理容器(1)内生成混合气体的等离子体的工序;通过由等离子体活性化后的混合气体以覆盖有机EL元件(106)的方式,使密封膜(105)成膜的成膜工序。

    基板处理方法和基板处理系统
    3.
    发明公开

    公开(公告)号:CN114512398A

    公开(公告)日:2022-05-17

    申请号:CN202111326876.1

    申请日:2021-11-10

    Abstract: 本发明提供一种基板处理方法和基板处理系统。基板处理方法包括将具有形成有凹部的第一膜和掩模的基板搬入第一腔室内的工序、将设基板的温度为200℃以上的工序、向第一腔室内供给含硅反应种并使含硅反应种吸附于凹部的侧壁的工序、向第一腔室内供给含氮反应种来在凹部的侧壁形成第二膜的工序、将基板搬入第二腔室内的工序、将基板的温度设为100℃以下的工序以及对凹部的底部进行蚀刻的工序。另外,第二膜的膜厚为20nm以下,凹部的底部的膜厚与凹部的上部侧壁的膜厚之比为0.7以上。另外,按照所记载的顺序重复执行上述各工序,直至从掩模的开口部起至凹部的底部为止的深度尺寸与掩模的开口尺寸之比成为50以上。

    成膜方法以及成膜装置
    4.
    发明公开

    公开(公告)号:CN107068917A

    公开(公告)日:2017-08-18

    申请号:CN201611160263.4

    申请日:2016-12-15

    Abstract: 本发明提供成膜方法以及成膜装置,对形成在玻璃基板G上的有机EL元件(106)进行密封的密封膜(105)的成膜方法,包括以下工序:将包含含有硅的气体和含有卤素的气体的混合气体、或者包含含有硅的气体和含有电负性比氮强的官能团的气体的混合气体供给至处理容器(1)内的工序;在处理容器(1)内生成混合气体的等离子体的工序;通过由等离子体活性化后的混合气体以覆盖有机EL元件(106)的方式,使密封膜(105)成膜的成膜工序。

    被处理体的处理方法
    5.
    发明授权

    公开(公告)号:CN109314059B

    公开(公告)日:2023-06-23

    申请号:CN201780037999.9

    申请日:2017-06-15

    Inventor: 大内健次

    Abstract: 本发明在提供抑制工艺的复杂化且可进行选择性的图案成膜的技术的一实施方式中,提供处理晶片(W)的方法(MT),晶片(W)包含金属部(61)、绝缘部(62)及主表面(6),在主表面(6)侧露出有金属部(61)的表面(61a)及绝缘部(62)的表面(62a),方法(MT)具备:工序(S1),将晶片(W)收容于等离子体处理装置(10)的处理室(4)内;工序(S2),开始向处理室(4)内供给O2气体;及工序(S3),向处理室(4)内供给SiF4气体及等离子体生成用高频电力,以在处理室(4)内生成基于包含SiF4气体的处理室(4)内的气体的等离子体,工序(S3)中所生成的等离子体含有沉积物种及蚀刻物种,在工序(S3)中所生成的等离子体中,蚀刻物种所占的比例比沉积物种所占的比例多。

    被处理体的处理方法
    6.
    发明公开

    公开(公告)号:CN109314059A

    公开(公告)日:2019-02-05

    申请号:CN201780037999.9

    申请日:2017-06-15

    Inventor: 大内健次

    Abstract: 本发明在提供抑制工艺的复杂化且可进行选择性的图案成膜的技术的一实施方式中,提供处理晶片(W)的方法(MT),晶片(W)包含金属部(61)、绝缘部(62)及主表面(6),在主表面(6)侧露出有金属部(61)的表面(61a)及绝缘部(62)的表面(62a),方法(MT)具备:工序(S1),将晶片(W)收容于等离子体处理装置(10)的处理室(4)内;工序(S2),开始向处理室(4)内供给O2气体;及工序(S3),向处理室(4)内供给SiF4气体及等离子体生成用高频电力,以在处理室(4)内生成基于包含SiF4气体的处理室(4)内的气体的等离子体,工序(S3)中所生成的等离子体含有沉积物种及蚀刻物种,在工序(S3)中所生成的等离子体中,蚀刻物种所占的比例比沉积物种所占的比例多。

Patent Agency Ranking