一种降低源极和漏极电阻的方法

    公开(公告)号:CN105679671B

    公开(公告)日:2020-01-03

    申请号:CN201410654365.6

    申请日:2014-11-17

    IPC分类号: H01L21/336

    摘要: 本发明公开了一种降低源极和漏极区电阻的方法。通过该方法可有效降低源极和漏极区电阻。该方法包括:在衬底上形成的栅极、源极和漏极区和侧墙;在源极和漏极区上形成半导体层;沉积掩膜层,并选择性地去除部分掩模层;刻蚀所述半导体层;去除所述掩膜层,从而在源极和漏极区上形成凸起结构。

    降低源极和漏极电阻的结构和方法

    公开(公告)号:CN105590842B

    公开(公告)日:2019-11-01

    申请号:CN201410654361.8

    申请日:2014-11-17

    IPC分类号: H01L21/28 H01L21/336

    摘要: 本发明公开了降低源漏极电阻的方法。通过该方法可有效降低源极和漏极区电阻。该方法包括:在衬底上形成的栅极、源极和漏极区和侧墙;在所述侧墙外侧形成第一侧墙硬掩膜;在所述源极和漏极区上形成半导体层;在所述第一侧墙硬掩膜外侧形成第二侧墙硬掩膜;将所述第二侧墙硬掩膜作为掩膜层刻蚀所述半导体层;去除所述第一侧墙硬掩膜和第二侧墙硬掩膜,从而在所述源极和漏极区上形成与所述栅极分离的凸起结构。

    双栅极的分离方法
    3.
    发明授权

    公开(公告)号:CN103928348B

    公开(公告)日:2017-01-25

    申请号:CN201410174398.0

    申请日:2014-04-28

    IPC分类号: H01L21/336 H01L29/78

    摘要: 本发明公开了一种双栅极的分离方法,其包括:在鳍式场效晶体管的每个鳍顶端设置一硬掩膜层;有选择地部分或全部去除掉鳍顶端设置的硬掩膜层,并沉积栅极材料形成栅极层;在所述栅极层上表面形成一光阻层,并裸露仍保留硬掩膜层的鳍对应的栅极;通过刻蚀工艺部分刻蚀掉未去除掉硬掩膜层的鳍对应的栅极,停止于仍保留硬掩膜层的鳍顶端设置的硬掩膜层使对应的栅极高度降低并裸露;以及去除所述栅极层之上的剩余的光阻层。本发明中,在前期结构中增加了硬掩膜层以及光阻层,可以准确的控制刻蚀的准确度,避免对结构的损伤,从而可以降低自对准的难度。

    自对准的栅极分离方法
    4.
    发明授权

    公开(公告)号:CN103943484B

    公开(公告)日:2016-08-17

    申请号:CN201410174764.2

    申请日:2014-04-28

    IPC分类号: H01L21/28 H01L29/423

    摘要: 本发明公开了一种自对准的栅极分离方法,其包括:在鳍式场效晶体管的鳍顶端设置一保护层,并在所述保护层上表面设置一牺牲层;有选择地在栅极层中一栅极对应的栅极层上表面形成一第一光阻层,并对栅极层中另一栅极进行刻蚀处理;刻蚀掉栅极层中所述一栅极对应的栅极层上表面形成一第一光阻层,并在栅极层上表面形成一第二光阻层;通过刻蚀工艺刻蚀掉所述栅极层中所述一栅极之上的第二光阻层和部分栅极层,并停止于对应位置处的保护层,使所述栅极层中所述一栅极高度降低并裸露;以及去除所述栅极层之上的剩余的第二光阻层。本发明可以准确的控制刻蚀的准确度,避免对结构的损伤,从而可以降低自对准的难度。

    降低在沉积非晶碳膜时晶圆背面金属污染的方法

    公开(公告)号:CN103219226B

    公开(公告)日:2015-12-02

    申请号:CN201310121487.4

    申请日:2013-04-09

    发明人: 朱亚丹 周军

    IPC分类号: H01L21/02

    摘要: 本发明公开了一种降低在沉积非晶碳膜时晶圆背面金属污染的方法,该方法通过在沉积非晶碳膜前先对腔体用NF3清洗,之后通入O2的等离子体对腔体的杂质颗粒进行清除,最后通入C2H2和Ar混合气体进行薄膜沉积,使得加热盘表面形成一层非晶碳膜,将清洗时形成的AlxFy包裹起来,使晶圆进入腔体之后接触到的为非晶碳薄膜,从而降低晶圆背面金属污染程度,解决了晶圆背面金属污染的问题。

    一种形成半导体通孔的方法

    公开(公告)号:CN102709230B

    公开(公告)日:2015-05-20

    申请号:CN201210158835.0

    申请日:2012-05-22

    发明人: 周军

    IPC分类号: H01L21/768

    摘要: 本发明涉及半导体集成电路的制造领域,尤其涉及一种形成半导体通孔的方法。本发明提出一种形成半导体通孔的方法,通过量测对比硬掩膜上对应通孔位置的关键尺寸与工艺需求的关键尺寸大小,并根据该量测结果采用保型沉积硬掩膜或刻蚀工艺来调整硬掩膜上对应通孔位置的关键尺寸,以使其符合工艺需求,不仅降低了工艺成本,还提高了生产能力。

    双栅极的分离方法
    7.
    发明公开

    公开(公告)号:CN103928348A

    公开(公告)日:2014-07-16

    申请号:CN201410174398.0

    申请日:2014-04-28

    IPC分类号: H01L21/336 H01L29/78

    摘要: 本发明公开了一种双栅极的分离方法,其包括:在鳍式场效晶体管的每个鳍顶端设置一硬掩膜层;有选择地部分或全部去除掉鳍顶端设置的硬掩膜层,并沉积栅极材料形成栅极层;在所述栅极层上表面形成一光阻层,并裸露仍保留硬掩膜层的鳍对应的栅极;通过刻蚀工艺部分刻蚀掉未去除掉硬掩膜层的鳍对应的栅极,停止于仍保留硬掩膜层的鳍顶端设置的硬掩膜层使对应的栅极高度降低并裸露;以及去除所述栅极层之上的剩余的光阻层。本发明中,在前期结构中增加了硬掩膜层以及光阻层,可以准确的控制刻蚀的准确度,避免对结构的损伤,从而可以降低自对准的难度。

    栅极侧墙图形化的方法
    8.
    发明公开

    公开(公告)号:CN103824765A

    公开(公告)日:2014-05-28

    申请号:CN201310616217.0

    申请日:2013-11-26

    发明人: 周军

    IPC分类号: H01L21/28 H01L21/336

    摘要: 本发明公开了一种栅极侧墙图形化的方法,包括如下步骤:提供一具有栅极以及覆盖该栅极侧壁的第一侧墙的半导体结构;制备多晶碳层覆盖所述半导体结构的表面;部分去除所述多晶碳层,以于所述第一侧墙的表面上形成所述栅极的第二侧墙;继续对所述半导体结构进行源漏注入工艺后,去除所述第二侧墙;继续源漏的退火工艺。采用本发明的栅侧墙图形化的方法,通过含氧的等离子体处理即可很干净地去除作为主侧墙的多晶碳侧墙,而无需采用需在特定的刻蚀腔才能进行的SPT工艺,既可以解决高应力的通孔刻蚀停止层工艺中的空洞问题,从而简化了工艺流程,降低了生产成本。

    一种避免光刻机被硅片背面金属沾污的方法

    公开(公告)号:CN102420113B

    公开(公告)日:2013-12-04

    申请号:CN201110110191.3

    申请日:2011-04-29

    发明人: 周军

    IPC分类号: H01L21/027

    摘要: 本发明公开了一种避免光刻机被硅片背面金属沾污的方法,该方法包括:对要进入光刻机的硅片进行背面清洗处理;然后将清洗处理完的硅片置于一个临时性托盘上,该托盘所使用的底层材料为硅,正面材料不含金属,有与硅片切口对应的凸起,且具有如下特性:与硅片背面的硅在平行于硅片表面的方向的静态摩擦阻力非常高,在垂直于硅片表面的方向没有显著的粘附力;将硅片和该临时性托盘一起送入光刻机,进行光阻的旋转涂覆,曝光及显影;最后将硅片和该临时性托盘分离,再次对硅片背面进行背面清洗处理。本发明避免了光刻机被硅片背面金属沾污,可将前后道硅片用同一台光刻机进行工艺,提高了产能,同时节省了采购新光刻机的巨额成本。

    提高PMOS栅氧负偏压温度不稳定性的方法

    公开(公告)号:CN103199013A

    公开(公告)日:2013-07-10

    申请号:CN201310081898.5

    申请日:2013-03-14

    发明人: 周军

    IPC分类号: H01L21/28

    摘要: 本发明涉及半导体制造领域,尤其涉及一种提高PMOS栅氧负偏压温度不稳定性的方法,通过采用SiCoNi清洗工艺对PMOS衬底进行预清洗后,于该衬底上继续生长栅氧层后,进行退火工艺,以使得制备的PMOS器件的NBTI能够得到有效的改善,且降低了BF2的注入的同时,还避免如鼓包等缺陷的产生,进而提高产品的性能和良率。