-
公开(公告)号：CN102275867B
公开(公告)日：2014-08-06
申请号：CN201110194994.1
申请日：2011-07-12
Applicant: 上海先进半导体制造股份有限公司
Abstract: 本发明提供一种带有部分密封壳体的半导体器件的制造方法，包括步骤：提供覆盖基底，在覆盖基底的正面形成正面凹坑；在覆盖基底的正面淀积停止材料，形成刻蚀停止层；刻蚀覆盖基底上部分正面凹坑的正对背面，直至露出刻蚀停止层，在覆盖基底的背面形成背面凹坑；提供器件基底，其上形成有半导体器件；将覆盖基底与器件基底正面对接并固定，在器件基底上方形成部分密封壳体。相应地，本发明还提供一种带有部分密封壳体的半导体器件。本发明的制造方法属正面加工工艺，与CMOS制造工艺兼容。在器件基底的对接覆盖时，采用的工艺温度低于400度，并且形成部分密封壳体后基底的总厚度显著减薄。
-
公开(公告)号：CN103449358A
公开(公告)日：2013-12-18
申请号：CN201310380237.2
申请日：2013-08-27
Applicant: 上海先进半导体制造股份有限公司
IPC: B81C1/00
Abstract: 本发明提供了一种MEMS封闭腔体的制作方法，包括：在半导体衬底上形成牺牲氧化层，并进行刻蚀形成腔体的边界图形；沉积腔体停止层，然后进行刻蚀形成腔体刻蚀孔阵列；通过所述腔体刻蚀孔阵列刻蚀所述牺牲氧化层及半导体衬底形成腔体；填充所述腔体刻蚀孔阵列，形成封闭腔体。通过在形成有牺牲氧化层的半导体衬底上沉积腔体停止层，再通过在腔体停止层上形成腔体刻蚀孔阵列用以刻蚀牺牲氧化层与半导体衬底形成腔体，在一定程度上大幅缩小腔体所能达到的最小尺寸、以及缩小了顶层介质层所能达到的最小厚度，同时省去硅片键合工艺，避免了造成界面孔洞等问题，提高了器件的可靠性。
-
公开(公告)号：CN102684457A
公开(公告)日：2012-09-19
申请号：CN201210153120.6
申请日：2012-05-15
Applicant: 上海先进半导体制造股份有限公司
Abstract: 本发明涉及一种高压桥式电路及其制作方法，包括：高侧功率管、低侧功率管、高侧功率管的驱动及保护模块、低侧功率管的驱动及保护模块、以及控制电路，所述控制电路连接所述高侧功率管的驱动及保护模块和低侧功率管的驱动及保护模块，所述低侧功率管、低侧功率管的驱动及保护模块、高侧功率管的驱动及保护模块、以及控制电路集成在一块芯片上，所述高侧功率管的驱动及保护模块连接所述高侧功率管的栅极，所述高侧功率管的漏极接高压，所述低侧功率管的源极接地，所述低侧功率管的漏极和高侧功率管的源极连接输出端。本发明把低侧功率管集成可降低成本，提高可靠性，同时高侧功率管为分立器件，整个桥式电路制作工艺简单，成本低。
-
公开(公告)号：CN102646712A
公开(公告)日：2012-08-22
申请号：CN201210138032.9
申请日：2012-05-04
Applicant: 上海先进半导体制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本发明公开了一种LDMOS器件。本发明提供的LDMOS器件，通过对漂移区横向浓度进行线性优化，并结合具有一定角度的场氧结构和阶梯场板结构，改善了高耐压与低导通电阻的矛盾关系，是一种高性能的集成LDMOS器件，另外此本发明的LDMOS器件层次简单，易于实现工艺集成化。
-
公开(公告)号：CN102496627A
公开(公告)日：2012-06-13
申请号：CN201110445995.9
申请日：2011-12-27
Applicant: 上海先进半导体制造股份有限公司
CPC classification number: H01L29/7816 , H01L29/404
Abstract: 本发明提供一种超高压BCD工艺中的LDMOS结构，位于P-衬底上的N-外延层中，其包括：第一高压P型体区，位于N-外延层表面；两个高压N+注入区，分别位于第一高压P型体区和漏极位置处；栅氧化层和多晶硅栅极，位于N-外延层上表面，与第一高压P型体区连接；层间介质层，覆盖N-外延层上表面，并在LDMOS结构的源极、漏极和多晶硅栅极位置处留出窗口；源极、漏极和栅极金属场板，分别位于层间介质层上，并且源极金属场板透过源极窗口与第一高压P型体区短接，漏极金属场板透过漏极窗口与漏极连接，栅极金属场板透过栅极窗口与多晶硅栅极连接。本发明不仅为高压器件提供了降低表面电场、提高耐压的场板，而且大幅降低多晶硅栅极的寄生电阻，提高栅极开关频率。
-
Patent Agency Ranking
公开(公告)号：CN102646701B
公开(公告)日：2015-09-02
申请号：CN201210138212.7
申请日：2012-05-04
Applicant: 上海先进半导体制造股份有限公司
IPC: H01L29/36 , H01L29/40 , H01L29/808 , H01L21/28 , H01L21/762 , H01L21/337
Abstract: 本发明公开了一种JFET器件及其形成方法。本发明通过对漂移区横向浓度进行线性优化，并结合具有一定角度的场氧结构和阶梯场板结构，在获得高的最大漏源电压（V(BR)DS）的同时，降低了寄生的漂移区电阻，实现了饱和漏极电流（IDSS）的提高，另外，本发明JFET器件的沟道区由注入和/或热推进形成，由于注入和热推进的工艺稳定性较高，夹断电压VP也有着较高的稳定性。
-
公开(公告)号：CN102299183B
公开(公告)日：2013-10-09
申请号：CN201110284618.1
申请日：2011-09-22
Applicant: 上海先进半导体制造股份有限公司
IPC: H01L29/808 , H01L29/10 , H01L29/423 , H01L21/337
Abstract: 本发明提供了一种JFET晶体管及其形成方法，所述JFET晶体管包括：半导体衬底；第一掺杂类型的外延层，覆盖所述半导体衬底的表面；第二掺杂类型的栅极注入区，位于所述外延层中，所述第二掺杂类型与第一掺杂类型相反；第一掺杂类型的源极引出区和漏极引出区，分别位于所述栅极注入区两侧的外延层中；第一掺杂类型的阱区，位于所述外延层中，所述栅极注入区位于所述阱区内。本发明有利于改善JFET晶体管的夹断电压的漂移范围。
-
公开(公告)号：CN102779750A
公开(公告)日：2012-11-14
申请号：CN201210121112.3
申请日：2012-04-23
Applicant: 上海先进半导体制造股份有限公司
IPC: H01L21/331
Abstract: 本发明提供一种沟槽绝缘栅双极型晶体管的制造方法，通过在欲形成沟槽位置的半导体衬底上形成鸟嘴型氧化层，所述鸟嘴型氧化层中间厚两端薄，且鸟嘴型氧化层的两端延伸至所述沟槽两侧刻蚀阻挡层下方，在刻蚀所述沟槽之后，所述沟槽的上边沿能够形成圆弧形貌，从而使沟槽具有圆滑顶边沿。具有圆滑顶边沿的沟槽不仅易于实现后续沟槽中多孔硅层的填充和爬出，并且可避免尖锐顶角引起过量电荷聚集，引起击穿失效；并且在沟槽中填充多孔硅层之前，对所述半导体衬底表面进行旋转角度离子注入，以对沟槽内大角度注入，有利于对平面图形中拐角处掺杂浓度进行补偿，从而提高半导体器件性能。
-
公开(公告)号：CN102646701A
公开(公告)日：2012-08-22
申请号：CN201210138212.7
申请日：2012-05-04
Applicant: 上海先进半导体制造股份有限公司
IPC: H01L29/36 , H01L29/40 , H01L29/808 , H01L21/28 , H01L21/762 , H01L21/337
Abstract: 本发明公开了一种JFET器件及其形成方法。本发明通过对漂移区横向浓度进行线性优化，并结合具有一定角度的场氧结构和阶梯场板结构，在获得高的最大漏源电压（V(BR)DS）的同时，降低了寄生的漂移区电阻，实现了饱和漏极电流（IDSS）的提高，另外，本发明JFET器件的沟道区由注入和/或热推进形成，由于注入和热推进的工艺稳定性较高，夹断电压VP也有着较高的稳定性。
-
公开(公告)号：CN102496624A
公开(公告)日：2012-06-13
申请号：CN201110445592.4
申请日：2011-12-27
Applicant: 上海先进半导体制造股份有限公司
IPC: H01L29/06
Abstract: 本发明提供一种高压BCD工艺中集成的浮动盆隔离结构，位于P-衬底上的N-外延层中，其中具有低压器件区域，浮动盆隔离结构包围低压器件区域，其包括：N型隔离区域，从底部和侧面包围低压器件区域，将低压器件区域中的掺杂区域与P-衬底隔离；第一P-表面环，环绕在低压器件区域外侧；第二P-表面环，环绕在第一P-表面环外侧，宽度更宽；深P+注入环，位于第二P-表面环下方；P-埋层环，位于深P+注入环下方，与P-衬底相接触，P-埋层环和深P+注入环形成PN结对通隔离。本发明采用对通PN结隔离，P-表面环的双降低表面电场效应实现浮动盆自身的高压隔离。而采用N+埋层与深N+注入沉降环实现浮动盆内器件对P-衬底的隔离，避免寄生PNP效应的产生。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.037 seconds)
