-
公开(公告)号：CN102285633B
公开(公告)日：2014-03-26
申请号：CN201110185860.3
申请日：2011-07-04
Applicant: 上海先进半导体制造股份有限公司
CPC classification number: B81C1/00182
Abstract: 本发明提供一种复合集成传感器结构的制造方法，包括步骤：提供基底，在其上形成掺杂区域；刻蚀基底，形成制作腔体的槽；在基底表面和槽侧壁与底部淀积阻挡层；去除基底表面和槽底部的阻挡层，在槽侧壁形成侧壁保护层；以基底上的硬掩膜和侧壁保护层共同作用，继续刻蚀槽，形成深槽；腐蚀深槽，在基底内部形成腔体；在槽的侧壁保护层之间填满隔离和/或填充材料，形成插塞结构，将腔体与外界隔离；将基底表面平坦化；在基底表面制作导电引线和电极；在加速度传感器的区域淀积质量块，并对其作图形化；在质量块的周围形成隔离槽，质量块以悬臂形式与基底相连接。本发明采用正面的、与常规半导体工艺相兼容的工艺，具有实用、经济、高性能等优点。
-
公开(公告)号：CN102431965A
公开(公告)日：2012-05-02
申请号：CN201110422079.3
申请日：2011-12-15
Applicant: 上海先进半导体制造股份有限公司
IPC: B81C1/00
Abstract: 本发明提供一种凸柱结构的制造方法，凸柱结构包括底部的第一柱状结构和位于其上的其他柱状结构，制造方法包括步骤：提供硅衬底；在硅衬底上形成氧化层掩模，其大小、位置与凸柱结构相对应；在硅衬底上旋涂光刻胶并作图形化；以图形化的光刻胶为掩模，干法刻蚀硅衬底，在硅衬底中形成环状的第一深槽，第一深槽内部围绕有第一柱状结构；去除光刻胶并作清洗，露出氧化层掩模；以氧化层掩模为掩模，干法刻蚀硅衬底，在硅衬底中形成第二深槽，同时在第一柱状结构上形成较之更细的第二柱状结构。本发明能够方便在较粗的柱状结构上形成较细的柱状结构，在深槽刻蚀中，较好地控制了深度、形貌、均匀性、选择比和速率。
-
公开(公告)号：CN102427041A
公开(公告)日：2012-04-25
申请号：CN201110371914.5
申请日：2011-11-21
Applicant: 上海先进半导体制造股份有限公司
IPC: H01L21/329
Abstract: 本发明提供一种高性能肖特基二极管的制造方法，包括步骤：提供半导体基底，其上依次形成有重掺杂层和轻掺杂层；在轻掺杂层上淀积绝缘层，在轻掺杂层上方开出绝缘层窗口；采用清洗溶液对露出的轻掺杂层清洗；在绝缘层和轻掺杂层上淀积第一金属层；将第一金属层与轻掺杂层作合金化，在两者之间形成合金化层；去除第一金属层；在合金化层上形成上电极；其中，清洗溶液的主要成分及质量百分比如下：磷酸65～75％，乙酸5～15％，氟硼酸1～5％以及硝酸1～5％。本发明在淀积肖特基二极管的第一金属层之前，采用特定清洗溶液对轻掺杂层清洗及轻微腐蚀，消除表面残留的颗粒、玷污及界面缺陷，使金属-半导体接触结变得更好，从而使肖特基二极管获得更加高效、稳定的性能。
-
公开(公告)号：CN102502479B
公开(公告)日：2015-02-11
申请号：CN201110366045.7
申请日：2011-11-17
Applicant: 上海先进半导体制造股份有限公司
Abstract: 本发明提供一种复合集成传感器结构及其制造方法，该方法包括：提供基底，在其上形成掺杂区域；在基底表面淀积绝缘层；刻蚀绝缘层和基底形成槽；在基底表面和槽侧壁与底部淀积含掺杂元素的阻挡层；将其中的掺杂元素扩散至基底内，形成重掺杂层；去除槽底部的阻挡层，在槽侧壁上形成侧壁保护层；以侧壁保护层和绝缘层为掩模，继续刻蚀槽，形成深槽；腐蚀深槽，在基底内部形成腔体；在侧壁保护层之间填满隔离和/或填充材料；在基底表面制作导电引线和电极；在加速度传感器的区域淀积质量块，并作图形化；在质量块的周围形成隔离槽，质量块以悬臂形式与基底相连接。本发明采用正面的、与常规半导体工艺相兼容的工艺，具有实用、经济、高性能等优点。
-
公开(公告)号：CN102515087A
公开(公告)日：2012-06-27
申请号：CN201110393894.1
申请日：2011-12-01
Applicant: 上海先进半导体制造股份有限公司
IPC: B81C1/00
Abstract: 本发明提供一种流量传感器的制造方法，包括步骤：提供SOI(绝缘层上的硅)基底，依次包括硅基底、绝缘层和表面硅层；在表面硅层上淀积含金属的装置制造层；将装置制造层作图形化，形成包括加热装置、测温装置和电极；在图形化的装置制造层上淀积保护层；通过半导体光刻技术，在流量传感器的背面进行湿法腐蚀，直至露出绝缘层，在硅基底中形成背面空腔；对流量传感器进行封装。本发明的流量传感器的制造过程采用自停止的腐蚀方法，具有良好的片中器件的均匀性、片间器件的可重复性，制造出的流量传感器的品质更高，适合大批量的生产。
-
Patent Agency Ranking
公开(公告)号：CN102320560A
公开(公告)日：2012-01-18
申请号：CN201110272176.9
申请日：2011-09-14
Applicant: 上海先进半导体制造股份有限公司
IPC: B81C1/00
Abstract: 本发明提供一种MEMS器件的薄膜制造方法，包括步骤：提供{111}方向的硅基底，其上形成有多个凹槽，凹槽具有第一深度；在凹槽的侧壁形成侧壁保护层；刻蚀凹槽，形成多个深槽，相比凹槽加深第二深度；湿法腐蚀深槽，在硅基底内形成腔体；将凹槽填充，形成封闭的腔体和厚度等于第一深度的薄膜；其中，多个凹槽的窗口之间的最大行间距和最大列间距的计算公式为：其中，d1为多个凹槽的窗口的最大行间距，d2为多个凹槽的窗口的最大列间距，h2为深槽对凹槽加深的第二深度，b为薄膜垂直于版图平边 方向的尺寸。本发明基于精确控制膜厚的钻蚀加工工艺，提出了一套相应的版图设计方法，采用最少的窗口图形来完成薄膜和腔体的制作。
-
公开(公告)号：CN102303842A
公开(公告)日：2012-01-04
申请号：CN201110232587.5
申请日：2011-08-15
Applicant: 上海先进半导体制造股份有限公司
IPC: B81C1/00
Abstract: 本发明提供一种与半导体工艺兼容的盖板预封装方法，包括步骤：提供器件基底，其上划分有需要密封的第一区域和需要暴露于外测环境的第二区域；提供预封装盖板，在其正面和背面分别形成阻挡层；刻蚀背面的阻挡层，形成多个背面窗口，与器件基底上的第一、第二区域相对应；从多个背面窗口中刻蚀预封装盖板，形成多个背面空腔；刻蚀正面的阻挡层，形成多个正面窗口，与器件基底上的第二区域相对应；从多个正面窗口中刻蚀预封装盖板，形成多个正面空腔，正面与背面空腔底部之间仅间隔有薄层；去除预封装盖板上的阻挡层；将预封装盖板与器件基底键合；刻穿薄层，将器件基底上的第二区域暴露于外测环境。本发明能够同时满足同一芯片上不同的封装要求。
-
公开(公告)号：CN102583225B
公开(公告)日：2015-05-06
申请号：CN201210061113.3
申请日：2012-03-09
Applicant: 上海先进半导体制造股份有限公司
IPC: B81C1/00
Abstract: 本发明涉及一种一维大尺度多级台阶结构的制作方法，包括以下步骤：在衬底上沉积一层阻挡层；涂覆第一光刻胶，光刻形成第一窗口；刻蚀第一窗口内的阻挡层，去除第一光刻胶；涂覆第二光刻胶，光刻形成第二窗口，所述第二窗口与第一窗口位置相对应且宽度小于第一窗口；刻蚀第二窗口内的衬底，在衬底上得到第一台阶，去除第二光刻胶；以阻挡层为掩膜刻蚀衬底，在衬底上得到第二台阶；去除阻挡层。本发明采用一层阻挡层和多次光刻工艺，在衬底上形成多级台阶，台阶的高度能达到微米量级甚至纳米量级，从而提高了一维大尺度器件的性能，本发明还采用牺牲层去除在刻蚀过程中的残留物和聚合物。
-
公开(公告)号：CN102275867B
公开(公告)日：2014-08-06
申请号：CN201110194994.1
申请日：2011-07-12
Applicant: 上海先进半导体制造股份有限公司
Abstract: 本发明提供一种带有部分密封壳体的半导体器件的制造方法，包括步骤：提供覆盖基底，在覆盖基底的正面形成正面凹坑；在覆盖基底的正面淀积停止材料，形成刻蚀停止层；刻蚀覆盖基底上部分正面凹坑的正对背面，直至露出刻蚀停止层，在覆盖基底的背面形成背面凹坑；提供器件基底，其上形成有半导体器件；将覆盖基底与器件基底正面对接并固定，在器件基底上方形成部分密封壳体。相应地，本发明还提供一种带有部分密封壳体的半导体器件。本发明的制造方法属正面加工工艺，与CMOS制造工艺兼容。在器件基底的对接覆盖时，采用的工艺温度低于400度，并且形成部分密封壳体后基底的总厚度显著减薄。
-
公开(公告)号：CN102259828B
公开(公告)日：2014-01-01
申请号：CN201110185897.6
申请日：2011-07-04
Applicant: 上海先进半导体制造股份有限公司
Abstract: 本发明提供一种与半导体工艺兼容的制造隔离腔体的方法，包括步骤：提供腔体基底，其上形成阻挡层；刻蚀阻挡层和腔体基底，形成槽；在阻挡层表面和槽侧壁与底部淀积保护层；去除阻挡层表面和槽底部的保护层，在槽侧壁形成侧壁保护层；以阻挡层和侧壁保护层为掩膜，形成深槽；湿法腐蚀深槽，在腔体基底内形成腔体；提供覆盖基底，其中形成缺陷层，从中划分出一表层基底；将覆盖基底和腔体基底键合，腔体与外界隔离；以缺陷层为界，将表层基底与覆盖基底分开。相应地，本发明还提供一种隔离腔体。本发明属于正面工艺，与传统半导体工艺兼容。其实现方式简单，形成腔体后的基底厚度大大减薄。不但能降低制造费用，而且与器件小型化趋势相符。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.033 seconds)
