半导体装置的制造方法
    1.
    发明公开

    公开(公告)号:CN110663105A

    公开(公告)日:2020-01-07

    申请号:CN201780090465.2

    申请日:2017-05-31

    Abstract: 提供在使用氮化半导体的场效应型晶体管中,得到充分的大小的漏极电流的技术。在半导体基板(1)的上表面,形成作为Alx1Iny1Ga1-x1-y1N的沟道层(3),在沟道层(3)的上表面,形成具有比沟道层(3)的带隙大的带隙的作为Alx2Iny2Ga1-x2-y2N的势垒层(4)。然后,在势垒层(4)的上表面,至少部分性地形成具有比势垒层(4)大的带隙的、作为绝缘体或者半导体的栅极绝缘膜(9),在栅极绝缘膜(9)的上表面,形成栅电极(10)。然后,一边对栅电极(10)施加正的电压,一边进行热处理。

    半导体装置的制造方法
    2.
    发明授权

    公开(公告)号:CN110663105B

    公开(公告)日:2023-06-06

    申请号:CN201780090465.2

    申请日:2017-05-31

    Abstract: 提供在使用氮化半导体的场效应型晶体管中,得到充分的大小的漏极电流的技术。在半导体基板(1)的上表面,形成作为Alx1Iny1Ga1‑x1‑y1N的沟道层(3),在沟道层(3)的上表面,形成具有比沟道层(3)的带隙大的带隙的作为Alx2Iny2Ga1‑x2‑y2N的势垒层(4)。然后,在势垒层(4)的上表面,至少部分性地形成具有比势垒层(4)大的带隙的、作为绝缘体或者半导体的栅极绝缘膜(9),在栅极绝缘膜(9)的上表面,形成栅电极(10)。然后,一边对栅电极(10)施加正的电压,一边进行热处理。

    半导体装置
    5.
    发明授权

    公开(公告)号:CN110313071B

    公开(公告)日:2022-03-01

    申请号:CN201780084467.0

    申请日:2017-02-10

    Abstract: 基板(1)包括氮化镓系材料。n型层(2)设置于基板(1)的第1面上。p型层(31)设置于n型层(2)上,在基板(1)的第1面上,与n型层(2)一起,构成设置有具有底面(41b)、侧面(41s)、以及顶面(41t)的台面形状(41)的半导体层。阳电极(71)设置于p型层(31)上。阴电极(6)设置于基板(1)的第2面上。绝缘膜(8)通过从底面(41b)上延伸到顶面(41t)上而覆盖侧面(41s)。在顶面(41t)中设置有至少1个沟槽(51)。上述至少1个沟槽(51)包括被绝缘膜(8)填充的沟槽(51)。

    半导体装置及半导体装置的制造方法

    公开(公告)号:CN108780815B

    公开(公告)日:2021-07-13

    申请号:CN201780017450.3

    申请日:2017-03-08

    Abstract: 本发明的第一绝缘层(41)设置在半导体基板(31)的第二面(P2)上,具有开口部(OP)。第二绝缘层(6)设置在第二面(P2),与第一绝缘层(41)分离。层叠体(51)在第二面(P2)上,由氮化镓类材料制成,依次具有侧部n型外延层(7)和第一以及第二p型外延层(8、9)。层叠体(51)具有由第二p型外延层(9)构成的部分的外侧侧壁(SO)、从第二绝缘层(6)延伸的内侧侧壁(SI)以及顶面(ST)。n型接触层(12)设置于顶面(ST)上。源电极部(14)在顶面(ST)上与n型接触层(12)接触,且在外侧侧壁(SO)上与第二p型外延层(9)接触。栅极绝缘膜(16)设置于内侧侧壁(SI)上。

    半导体装置
    10.
    发明公开

    公开(公告)号:CN110313071A

    公开(公告)日:2019-10-08

    申请号:CN201780084467.0

    申请日:2017-02-10

    Abstract: 基板(1)包括氮化镓系材料。n型层(2)设置于基板(1)的第1面上。p型层(31)设置于n型层(2)上,在基板(1)的第1面上,与n型层(2)一起,构成设置有具有底面(41b)、侧面(41s)、以及顶面(41t)的台面形状(41)的半导体层。阳电极(71)设置于p型层(31)上。阴电极(6)设置于基板(1)的第2面上。绝缘膜(8)通过从底面(41b)上延伸到顶面(41t)上而覆盖侧面(41s)。在顶面(41t)中设置有至少1个沟槽(51)。上述至少1个沟槽(51)包括被绝缘膜(8)填充的沟槽(51)。

Patent Agency Ranking