制造半导体器件的方法
    1.
    发明授权

    公开(公告)号:CN108573860B

    公开(公告)日:2023-10-03

    申请号:CN201710142850.9

    申请日:2017-03-10

    Abstract: 本发明构思的实施方案提供用于制造半导体器件的方法。所述方法包括:通过在基底上交替地且重复地堆叠绝缘层和牺牲层来形成堆叠结构,在所述堆叠结构上顺序地形成第一下部层和第一光刻胶图案,使用所述第一光刻胶图案作为蚀刻掩模蚀刻所述第一下部层以形成第一下部图案。使用所述第一下部图案作为蚀刻掩模蚀刻所述堆叠结构的第一部分以形成阶梯式结构。所述第一下部层包括基于酚醛清漆的有机聚合物,并且所述第一光刻胶图案包括包含硅的聚合物。

    制造半导体器件的方法
    2.
    发明公开

    公开(公告)号:CN108573860A

    公开(公告)日:2018-09-25

    申请号:CN201710142850.9

    申请日:2017-03-10

    CPC classification number: H01L21/0274 H01L27/11551

    Abstract: 本发明构思的实施方案提供用于制造半导体器件的方法。所述方法包括:通过在基底上交替地且重复地堆叠绝缘层和牺牲层来形成堆叠结构,在所述堆叠结构上顺序地形成第一下部层和第一光刻胶图案,使用所述第一光刻胶图案作为蚀刻掩模蚀刻所述第一下部层以形成第一下部图案。使用所述第一下部图案作为蚀刻掩模蚀刻所述堆叠结构的第一部分以形成阶梯式结构。所述第一下部层包括基于酚醛清漆的有机聚合物,并且所述第一光刻胶图案包括包含硅的聚合物。

    印刷电路板和存储模块
    3.
    发明公开

    公开(公告)号:CN115580977A

    公开(公告)日:2023-01-06

    申请号:CN202210287167.5

    申请日:2022-03-22

    Abstract: 提供了印刷电路板(PCB)和存储模块。所述PCB包括在垂直方向上间隔开的多个层、第一检测图案和第二检测图案以及连接到所述第一检测图案和所述第二检测图案的焊盘。所述第一检测图案和所述第二检测图案分别设置在彼此相邻的第一层和第二层中,使得所述第一检测图案和所述第二检测图案彼此相对。所述焊盘设置在最外层中。所述第一检测图案和所述第二检测图案均包括在第一水平方向、第二水平方向和对角线方向中的至少一个方向上延伸的至少一个主段。连接到成对的焊盘的时域反射仪通过测量所述第一检测图案和所述第二检测图案的差分特性阻抗来检测所述PCB的未对准。

Patent Agency Ranking