制造半导体器件的方法
    1.
    发明授权

    公开(公告)号:CN108573860B

    公开(公告)日:2023-10-03

    申请号:CN201710142850.9

    申请日:2017-03-10

    Abstract: 本发明构思的实施方案提供用于制造半导体器件的方法。所述方法包括:通过在基底上交替地且重复地堆叠绝缘层和牺牲层来形成堆叠结构,在所述堆叠结构上顺序地形成第一下部层和第一光刻胶图案,使用所述第一光刻胶图案作为蚀刻掩模蚀刻所述第一下部层以形成第一下部图案。使用所述第一下部图案作为蚀刻掩模蚀刻所述堆叠结构的第一部分以形成阶梯式结构。所述第一下部层包括基于酚醛清漆的有机聚合物,并且所述第一光刻胶图案包括包含硅的聚合物。

    电子装置及用于控制电子装置的方法

    公开(公告)号:CN114144794A

    公开(公告)日:2022-03-04

    申请号:CN202080052984.1

    申请日:2020-08-13

    Abstract: 公开了一种电子装置及其控制方法。电子装置包括:存储器,用于存储多个加速器和多个神经网络;以及处理器,经配置以在多个神经网络中选择第一神经网络并在多个加速器中选择第一加速器以实现第一神经网络,在第一加速器上实现第一神经网络以获得与实现相关联的信息,基于与实现相关联的信息获得第一加速器和第一神经网络的第一奖励值,从多个神经网络中选择要在第一加速器上实现的第二神经网络,在第一加速器上实现第二神经网络以获得与实现相关联的信息,基于与实现相关联的信息获得第一加速器和第二神经网络的第二奖励值,基于第一奖励值和第二奖励值在多个神经网络和多个加速器中选择具有最大奖励值的神经网络和加速器。

    制造半导体器件的方法
    4.
    发明公开

    公开(公告)号:CN108573860A

    公开(公告)日:2018-09-25

    申请号:CN201710142850.9

    申请日:2017-03-10

    CPC classification number: H01L21/0274 H01L27/11551

    Abstract: 本发明构思的实施方案提供用于制造半导体器件的方法。所述方法包括:通过在基底上交替地且重复地堆叠绝缘层和牺牲层来形成堆叠结构,在所述堆叠结构上顺序地形成第一下部层和第一光刻胶图案,使用所述第一光刻胶图案作为蚀刻掩模蚀刻所述第一下部层以形成第一下部图案。使用所述第一下部图案作为蚀刻掩模蚀刻所述堆叠结构的第一部分以形成阶梯式结构。所述第一下部层包括基于酚醛清漆的有机聚合物,并且所述第一光刻胶图案包括包含硅的聚合物。

Patent Agency Ranking