-
公开(公告)号：CN108231689B
公开(公告)日：2023-04-18
申请号：CN201711281149.1
申请日：2017-12-06
Applicant: 三星电子株式会社
IPC: H01L21/8238 , H01L27/092 , H10B10/00
Abstract: 一种制造半导体器件的方法包括：在衬底上形成沿第一方向延伸并沿第二方向彼此间隔开的栅电极；在所述栅电极上形成封盖图案；形成填充相邻栅电极之间的空间的层间电介质层；在所述层间电介质层上形成具有开口的硬掩模，所述开口选择性地暴露第二封盖图案至第四封盖图案；使用所述硬掩模作为蚀刻掩模在所述第二栅电极和第三栅电极之间以及所述第三栅电极和第四栅电极之间的所述层间电介质层中形成孔；在所述孔中形成阻挡层和导电层；执行第一平坦化以暴露所述硬掩模；执行第二平坦化以暴露所述阻挡层的覆盖第二封盖图案至第四封盖图案的部分；以及执行第三平坦化以完全暴露所述第一封盖图案至第四封顶图案。
-
公开(公告)号：CN108231689A
公开(公告)日：2018-06-29
申请号：CN201711281149.1
申请日：2017-12-06
Applicant: 三星电子株式会社
IPC: H01L21/8238 , H01L27/092 , H01L27/11 , H01L21/8244
CPC classification number: H01L21/823475 , H01L21/3212 , H01L21/7684 , H01L21/76897 , H01L21/823418 , H01L21/823425 , H01L21/823437 , H01L23/5226 , H01L29/66545 , H01L21/823871 , H01L27/092 , H01L27/1104 , H01L27/1116
Abstract: 一种制造半导体器件的方法包括：在衬底上形成沿第一方向延伸并沿第二方向彼此间隔开的栅电极；在所述栅电极上形成封盖图案；形成填充相邻栅电极之间的空间的层间电介质层；在所述层间电介质层上形成具有开口的硬掩模，所述开口选择性地暴露第二封盖图案至第四封盖图案；使用所述硬掩模作为蚀刻掩模在所述第二栅电极和第三栅电极之间以及所述第三栅电极和第四栅电极之间的所述层间电介质层中形成孔；在所述孔中形成阻挡层和导电层；执行第一平坦化以暴露所述硬掩模；执行第二平坦化以暴露所述阻挡层的覆盖第二封盖图案至第四封盖图案的部分；以及执行第三平坦化以完全暴露所述第一封盖图案至第四封顶图案。
-
公开(公告)号：CN102142442B
公开(公告)日：2016-03-16
申请号：CN201010611021.9
申请日：2010-11-17
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L27/24 , H01L27/22 , H01L21/3213 , H01L21/768 , H01L21/8229 , H01L45/00 , H01L43/00 , H01L43/12
Abstract: 本发明公开了半导体器件及其形成方法。根据本发明的一种半导体器件包括：设置在衬底上的层间绝缘层，该层间绝缘层包括暴露衬底的开口；设置在该开口中的阻挡层图案；以及设置在阻挡层图案上的导电图案，导电图案具有从该开口伸出的氧化部分和位于该开口中的非氧化部分，其中导电图案的宽度由阻挡层图案的厚度决定。本发明还提供了形成半导体器件的方法。
-
公开(公告)号：CN102142442A
公开(公告)日：2011-08-03
申请号：CN201010611021.9
申请日：2010-11-17
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L27/24 , H01L27/22 , H01L21/3213 , H01L21/768 , H01L21/8229 , H01L45/00 , H01L43/00 , H01L43/12
Abstract: 本发明公开了半导体器件及其形成方法。根据本发明的一种半导体器件包括：设置在衬底上的层间绝缘层，该层间绝缘层包括暴露衬底的开口；设置在该开口中的阻挡层图案；以及设置在阻挡层图案上的导电图案，导电图案具有从该开口伸出的氧化部分和位于该开口中的非氧化部分，其中导电图案的宽度由阻挡层图案的厚度决定。本发明还提供了形成半导体器件的方法。
-
-
-
Search Results
4
records
(took 0.02 seconds)
